工程碩士數(shù)字電路XXXX復習題

1、數(shù)字電路10一、填空題1、數(shù)制轉(zhuǎn)換（84）10=（ ）2=（ ）8=（ ）16=（ ）8421BCD2、數(shù)制轉(zhuǎn)換（101111）2=（ ）10=（ ）8=（ ）16=（ ）8421BCD3、以“1”和“0”分別代表高、低電平，試給出下圖各電路的輸出（圖中均為TTL門電路）。Y1= ，Y2= ，Y3= ，Y4= 。 4、以“1”和“0”分別表示高電平、低電平，試給出下圖各個電路的輸出。 Y1= ，Y2= ，Y3= ，Y4= 。所有門電路均為TTL門。 5、TTL門電路的一個輸入端通過一個10K歐姆的電阻接地，此輸入端相當于（ ）6、五變量函數(shù)有 個最大項，任意兩個最大項之和為 ，全體最大項之積為

2、 。7、 CMOS門電路的一個輸入端通過一個50K歐姆的電阻接地，此輸入端相當于（ ）8、D觸發(fā)器的特性方程是： 。9、RS觸發(fā)器的特性方程是： 。10、對于D觸發(fā)器，若希望其狀態(tài)由0轉(zhuǎn)變?yōu)?，則所加激勵信號為D= 。11、對于JK觸發(fā)器，若希望其狀態(tài)由1轉(zhuǎn)變?yōu)?，則所加激勵信號為J= ， K= 。12、施密特觸發(fā)器主要應(yīng)用于（寫出三種應(yīng)用） ， ， 。13、 與門（TTL門電路）的多余端應(yīng)如何處理？ 。14、 或非門（TTL門電路）的多余端應(yīng)如何處理？ 。15、設(shè)下圖中各觸發(fā)器起始狀態(tài)均是零狀態(tài)，試畫出Q端的波形。 16、門電路的輸出邏輯高電平近似等于（），閾值電壓近似等于（ ）17、A/D

3、轉(zhuǎn)換的四個步驟是（ ）18、單穩(wěn)態(tài)觸發(fā)器中的定時器件RC的值越（ ），暫穩(wěn)態(tài)的持續(xù)時間越長19、單穩(wěn)態(tài)觸發(fā)器中的定時器件RC的值越小，暫穩(wěn)態(tài)的持續(xù)時間（ ）20、同一邏輯函數(shù)的兩個不同最小項之積為（ ）21、同一邏輯函數(shù)的所有最小項之和為（ ）22、TTL三態(tài)輸出門的三種輸出狀態(tài)為 ， ， 。23、利用對偶規(guī)則寫出Y=的對偶函數(shù)（ ）24、利用對偶規(guī)則寫出Y=的對偶函數(shù)（ ）25、電源電壓為12V的555定時器，接成施密特觸發(fā)器，控制端VCO懸空，該觸發(fā)器的正向閾值電壓為 ，負向閾值電壓為 ，回差為 。26、電源電壓為9V的555定時器，接成施密特觸發(fā)器，控制端VCO為5V，該觸發(fā)器的正向閾值

4、電壓為 ，負向閾值電壓為 ，回差為 。27、A/D轉(zhuǎn)換需要哪些步驟 。28、模值為2n的扭環(huán)計數(shù)器，其無關(guān)狀態(tài)數(shù)為 。29、模值為2n的扭環(huán)計數(shù)器，其有效狀態(tài)數(shù)為 。30、消除競爭冒險的方法有 。二、用卡諾圖和公式法化簡下列邏輯函數(shù)（分別用最簡與或和最簡或與表示之）。1、2、3、4、F（A，B，C，D）= 約束條件 AB+AC=05、F=6、7、8、9、三、組合電路如圖所示。（5分）1、寫出Y1、Y2的邏輯表達式。2、列出真值表四、下圖電路，將七個“非門”首尾相連，能否構(gòu)成一個振蕩器？若不能，說明原因及如何改進才能構(gòu)成一個振蕩器；若能，求振蕩頻率（設(shè)每個門的傳輸時間為50ns，1ns=10-9

5、s）。 五、將五個“非門”首尾相連，能否構(gòu)成一個振蕩器？若不能，說明原因及如何改進才能構(gòu)成一個振蕩器；若能，求振蕩頻率（設(shè)每個門的傳輸時間為50ns，1ns=10-9s）。 六、試用一個4選1數(shù)據(jù)選擇器和盡可能少的門電路實現(xiàn)下列邏輯函數(shù)： （要求A1=A,A0=B）七、1、寫出Y1、Y2的邏輯表達式。2、列出真值表八、已知4位D/A轉(zhuǎn)換器的輸出電壓為當輸入時，求輸出電壓（設(shè)V）。九、已知4位D/A轉(zhuǎn)換器的輸出電壓為當輸入時，求輸出電壓（設(shè)V）。十一、寫出下圖ROM電路輸出邏輯函數(shù)F=F1 +F2的最小項表達式。（用的形式寫出）十、寫出下圖ROM電路輸出邏輯函數(shù)F=F1·F2的最簡與或

6、表達式。 十一、試用一個4選1數(shù)據(jù)選擇器（管腳圖及功能表如下）和盡可能少的門電路實現(xiàn)下列邏輯函數(shù)： （要求A1=A,A0=B）（10分）D0D1D2D300 00 11 01 1× ×00001YA1 A0E十二、檢查實現(xiàn)邏輯函數(shù)的組合電路中，在單個變量改變時有無競爭冒險？若不存在，請說明理由；若存在，寫出克服競爭冒險的邏輯表達式。）十三、檢查實現(xiàn)邏輯函數(shù)的組合電路中，在單個變量改變時有無競爭冒險？若不存在，請說明理由；若存在，寫出克服競爭冒險的邏輯表達式。十四、用74LS161和兩個4選1數(shù)據(jù)選擇器及必要的門電路產(chǎn)生序列信號10111001。（4選1數(shù)據(jù)選擇器管腳圖、功能

7、表見五題圖，74LS161的管腳圖、功能表見下圖）十五、用74LS161和兩個4選1數(shù)據(jù)選擇器及必要的門電路產(chǎn)生序列信號10111100。（4選1數(shù)據(jù)選擇器管腳圖、功能表見五題圖，74LS161的管腳圖、功能表見下圖）十六、試用兩個4選1數(shù)據(jù)選擇器及必要的門電路實現(xiàn)1位全加器十七、設(shè)計一個組合電路，當輸入為8421BCD碼（B3B2B1B0）數(shù)值為2，3，6時，輸出為1，否則輸出為0，寫出最簡與或式（要有設(shè)計和化簡過程，不必畫出邏輯圖）。十八、用一片8選1數(shù)據(jù)選擇器CC4512和必要的門電路產(chǎn)生邏輯函數(shù) 要求寫出設(shè)計過程，畫出連線圖。（10分）CC4512的功能表DISINHA2A1A0Y00

8、00000001000000001X00001111XX00110011XX01010101XXD0D1D2D3D4D5D6D70高阻D0 D1 D2 D3 D4 D5 D6 D7A0 DISA1 CC4512A2 INH Y十九、設(shè)計一個串行數(shù)據(jù)檢測器，要求是連續(xù)輸入三個或三個以上時輸出為1，否則為0，請用JK觸發(fā)器加必要的門電路實現(xiàn)之（不必畫出邏輯圖）。二十、設(shè)計一個串行數(shù)據(jù)檢測器，要求是當輸入為兩個或兩個以上后，再輸入0時電路輸出為1，否則為0，請用JK觸發(fā)器加必要的門電路實現(xiàn)之（寫出輸出方程和驅(qū)動方程即可，不必畫出邏輯圖）。二十一、請將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器（要有步驟，畫出邏輯圖）。（

9、10分）九、請將JK觸發(fā)器轉(zhuǎn)換D為觸發(fā)器（要有步驟，畫出邏輯圖）。二十二、根據(jù)邏輯圖和輸入信號的波形圖，畫出輸出信號Q的波形圖（設(shè)初始態(tài)為0）。（10分）二十三、分析下圖所示的同步時序電路，列出驅(qū)動方程，狀態(tài)方程，輸出方程，說明當X輸入不同信號時，時序電路的邏輯功能有什么不同二十四、設(shè)計一個組合電路，當輸入8421BCD碼（B3B2B1B0）的數(shù)值為0，2，4，6時，輸出Y為1，否則輸出Y為0，寫出Y的最簡與或式（要有設(shè)計和化簡過程，不必畫出邏輯圖）。二十五、設(shè)計一個組合電路，當輸入8421BCD碼（B3B2B1B0）的數(shù)值為0，1，4，5，8時，輸出F為1，否則輸出F為0，寫出輸出F的最簡與

10、或式（要有設(shè)計和化簡過程，不必畫出邏輯圖）。二十六、各觸發(fā)器的初始狀態(tài)皆為0，試畫出在CP信號連續(xù)作用下各觸發(fā)器輸出端的電壓波形。（10分）二十七、用一片8選1數(shù)據(jù)選擇器CC4512和必要的門電路產(chǎn)生邏輯函數(shù)F。（要求A2=A，A1=B，A0=C）（要求寫出設(shè)計過程，畫出連線圖。）F= CC4512的功能表DISINHA2A1A0Y0000000001000000001X00001111XX00110011XX01010101XXD0D1D2D3D4D5D6D70高阻D0 D1 D2 D3 D4 D5 D6 D7A0 DISA1 CC4512A2 INH Y二十八、用一片十六進制計數(shù)器74LS161及適當?shù)拈T電路構(gòu)成10進制計數(shù)器，畫出邏輯連線圖。要求用清零法（10分）二十九、寫出Y1、Y2的最簡與或表達式三十、用一片74LS138及必要的門電路實現(xiàn)多輸出函數(shù)三十一、有一水箱由大、小兩臺水泵ML和MS供水，水箱中設(shè)置了3個水位檢測元件A、B、C。水面低于檢測元件時，檢測