計(jì)算機(jī)組成原理實(shí)驗(yàn)指導(dǎo)書

1、 計(jì)算機(jī)組成原理 實(shí) 驗(yàn) 指 導(dǎo) 書邵作之 改編華北電力大學(xué)隴東學(xué)院二零零七 年 四 月 前 言1 實(shí)驗(yàn)總體目標(biāo)通過實(shí)驗(yàn)進(jìn)一步深入理解課堂教學(xué)內(nèi)容，切實(shí)掌握計(jì)算機(jī)各功能模塊的工作原理，相互聯(lián)系和來龍去脈。完整地建立起計(jì)算機(jī)的整機(jī)概念。 適用專業(yè)計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程 先修課程數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì) 實(shí)驗(yàn)課時(shí)分配實(shí)驗(yàn)項(xiàng)目學(xué)時(shí)實(shí)驗(yàn)一 運(yùn)算器組成實(shí)驗(yàn)2實(shí)驗(yàn)二 雙端口存儲(chǔ)器原理實(shí)驗(yàn) 2實(shí)驗(yàn)三 數(shù)據(jù)通路組成實(shí)驗(yàn)34實(shí)驗(yàn)四 常規(guī)型微程序控制器組成實(shí)驗(yàn)34實(shí)驗(yàn)五 CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn)（綜合性實(shí)驗(yàn)）34實(shí)驗(yàn)六 中斷原理實(shí)驗(yàn)3 實(shí)驗(yàn)環(huán)境 TEC-4計(jì)算機(jī)組成實(shí)驗(yàn)系統(tǒng)1臺(tái)，示波器1臺(tái)，邏輯筆1個(gè)。 實(shí)

2、驗(yàn)總體要求 以TEC-4計(jì)算機(jī)組成實(shí)驗(yàn)系統(tǒng)為樣機(jī)，通過各單元實(shí)驗(yàn)分析計(jì)算機(jī)各基本組成模塊的實(shí)際構(gòu)造方法，深入理解各模塊的工作原理，不僅要深入體會(huì)各模塊的工作原理，同時(shí)要特別重視對(duì)“時(shí)序”概念的理解。要切實(shí)體會(huì)時(shí)序的實(shí)現(xiàn)方法以及對(duì)模塊功能的重要作用。要做到對(duì)各單元模塊工作原理的基礎(chǔ)上， 本實(shí)驗(yàn)的重點(diǎn)、難點(diǎn)及教學(xué)方法建議本實(shí)驗(yàn)的重點(diǎn)：理解與掌握控制器的工作原理與結(jié)構(gòu)特點(diǎn)。本實(shí)驗(yàn)的難點(diǎn)：數(shù)據(jù)通路與控制器之間的關(guān)系，指令流程在處理器的分析與設(shè)計(jì)中的作用，控制器各部件。教學(xué)方法的建議：應(yīng)注意要求學(xué)生認(rèn)真完成基礎(chǔ)的單元實(shí)驗(yàn)，引導(dǎo)學(xué)生把實(shí)驗(yàn)中所遇到的電路結(jié)構(gòu)與數(shù)字電路的知識(shí)相結(jié)合。確保對(duì)實(shí)驗(yàn)內(nèi)容的切實(shí)理解。

3、 目 錄實(shí)驗(yàn)一、運(yùn)算器組成實(shí)驗(yàn)4實(shí)驗(yàn)二雙端口存儲(chǔ)器原理實(shí)驗(yàn)8實(shí)驗(yàn)三數(shù)據(jù)通絡(luò)組成實(shí)驗(yàn)11實(shí)驗(yàn)四常規(guī)型微程序控制器組成實(shí)驗(yàn)14實(shí)驗(yàn)五CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn)22實(shí)驗(yàn)六中斷原理實(shí)驗(yàn)24附錄1TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介27附錄1：第一節(jié)TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)特點(diǎn)27附錄1：第二節(jié)TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的組成27附錄1：第三節(jié)電源27附錄1：第四節(jié)時(shí)序發(fā)生器27附錄1：第五節(jié)數(shù)據(jù)通路28附錄1：第六節(jié)控制器32附錄1：第七節(jié)控制臺(tái)33附錄1：第八節(jié)用戶自選器件實(shí)驗(yàn)區(qū)35附錄2紅華5020B示波器簡(jiǎn)要說明36實(shí)驗(yàn)一 運(yùn)算器組成實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、熟悉、掌握算術(shù)邏輯運(yùn)算加、

4、減、乘、與的工作原理。2、熟悉簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳送通路。3、驗(yàn)證實(shí)驗(yàn)臺(tái)運(yùn)算器的8位加、減、與、直通功能。4、驗(yàn)證實(shí)驗(yàn)臺(tái)的4位乘4位功能。5、按給定數(shù)據(jù)，完成幾種指定的算術(shù)和邏輯運(yùn)算二、實(shí)驗(yàn)類型驗(yàn)證型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)1臺(tái)2、雙蹤示波器1臺(tái)3、直流萬(wàn)用表1只4、邏輯測(cè)試筆1支四、實(shí)驗(yàn)原理圖1示出了本實(shí)驗(yàn)所用的運(yùn)算器數(shù)據(jù)通路圖。ALU由1片ispLSI024構(gòu)成。四片4位的二選一輸入寄存器74HC298構(gòu)成兩個(gè)操作數(shù)寄存器DR1和DR2，保存參與運(yùn)算的數(shù)據(jù)。DR1接ALU的B數(shù)據(jù)輸入端口，DR2接ALU的A數(shù)據(jù)輸入端口，ALU的輸出在ispLS1024內(nèi)的一個(gè)D寄存

5、器中。當(dāng)實(shí)驗(yàn)臺(tái)下部的IR/DBUS開關(guān)撥到DBUS位置時(shí)，8個(gè)紅色發(fā)光二極管指示燈接在數(shù)據(jù)總線DBUS上，可顯示運(yùn)算結(jié)果或輸入數(shù)據(jù)。另外一個(gè)指示燈C顯示運(yùn)算器進(jìn)位信號(hào)狀態(tài)。由ispLS1024構(gòu)成的8位運(yùn)算器的運(yùn)算類型由選擇端S2，S1，S0選擇，功能如表1所示。進(jìn)位C只在加法運(yùn)算和減法運(yùn)算時(shí)產(chǎn)生，與、乘、直通操作不影響進(jìn)位C的狀態(tài)，即進(jìn)位C保持不變。減法運(yùn)算采用加減數(shù)的反碼再加以1實(shí)現(xiàn)。在加法運(yùn)算中，C代表進(jìn)位；在減法運(yùn)算中，C代表借位。運(yùn)算產(chǎn)生的進(jìn)位在T4的上升沿送入ispLSI1024內(nèi)的C寄存器保存。在SW-BUS#信號(hào)為0時(shí)，參與運(yùn)算的數(shù)據(jù)通過一個(gè)三態(tài)門74HC244（SW-BUS）

6、送到DBUS總線上，進(jìn)而送至DR1或DR2操作數(shù)寄存器。輸入數(shù)據(jù)可由實(shí)驗(yàn)臺(tái)上的8個(gè)二進(jìn)制數(shù)據(jù)開關(guān)SW0-SW7來設(shè)置，其中SW0是最低位，SW7是最高位。開關(guān)向上時(shí)為1，開關(guān)向下時(shí)為0。圖中尾巴上帶粗短線標(biāo)記的信號(hào)都是控制信號(hào)，控制信號(hào)均為電位信號(hào)。T3，T4是脈沖信號(hào)，印制板上已連接到實(shí)驗(yàn)臺(tái)的時(shí)序電路產(chǎn)生的T3，T4信號(hào)上。S2，S1，S0，ALU-BUS，LDDR2，LDDR1，M1，M2，SW-BUS#各電位控制信號(hào)用電平開關(guān)K0-K15來模擬。K0-K15是一組用于模擬各控制電平信號(hào)的開關(guān)，開關(guān)向上時(shí)為1，開關(guān)向下時(shí)為0，每個(gè)開關(guān)無固定用途，可根據(jù)實(shí)驗(yàn)具體情況選用。S2，S1，S0，A

7、LU-BUS，LDDR2，LDDR1為高電平有效，SW-BUS#為低電平有效。M1=1時(shí)，DR1選擇D1-A1作為數(shù)據(jù)輸入端；M1=0時(shí)，DR1選擇D0-A0作為數(shù)據(jù)輸入端。當(dāng)LDDR1=0時(shí)，在T3的下降沿，選中的數(shù)據(jù)被打入DR1寄存器。M2=1時(shí)，DR2選擇D1、A1作為數(shù)據(jù)輸入端；M2=0時(shí)，DR2選擇D0-A0作為數(shù)據(jù)輸入端。當(dāng)LDDR2=0時(shí)，在T3的下降沿，選中的數(shù)據(jù)被打入DR2寄存器。圖1 運(yùn)算器數(shù)據(jù)通路實(shí)驗(yàn)電路圖選擇操作S2S1S0000AB001AA(直通)010AB011AB100A(低4位)B(低4位)表1 運(yùn)算器運(yùn)算類型選擇表數(shù)據(jù)總線DBUS有5個(gè)數(shù)據(jù)來源；運(yùn)算器ALU

8、，寄存器堆RF，控制臺(tái)開關(guān)SW0-SW7，右端口存儲(chǔ)器IDT7132和中斷地址寄存器IAR。在任何時(shí)刻，都不允許2個(gè)或者2個(gè)以上的數(shù)據(jù)源同時(shí)向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)，只允許1個(gè)（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。在本實(shí)驗(yàn)中，為了保證數(shù)據(jù)的正確設(shè)備和觀察，請(qǐng)令RS-BUS#=1，LRW=0，IAR-BUS#=1。為了在實(shí)驗(yàn)中，每次中產(chǎn)生一組T1，T2，T3，T4脈沖，需將實(shí)驗(yàn)臺(tái)上的DP，DB，DZ開關(guān)進(jìn)行正確設(shè)置。將DP開關(guān)置1，將DB、DZ開關(guān)置0，每按一次QD按鈕，則順序產(chǎn)生T1，T2，T3，T4各一個(gè)單脈沖。本實(shí)驗(yàn)中采用單脈沖輸出。五、實(shí)驗(yàn)內(nèi)容和要求(一) 實(shí)驗(yàn)內(nèi)容（1）按圖1

9、所示，正確連接運(yùn)算器模塊與實(shí)驗(yàn)臺(tái)上的電平開關(guān)K0-K15。由于運(yùn)算器進(jìn)位C指示燈、8位數(shù)據(jù)開關(guān)SW0-SW7，T2，T4的連線已由印制電路板連好，故接線任務(wù)僅僅是完成有關(guān)控制信號(hào)與電平開關(guān)K0-K15的連線。正確設(shè)置開關(guān)DZ，DB，DP。用數(shù)據(jù)開關(guān)SW0-SW7向DR1和DR2寄存器置數(shù)。1）置ALU-BUS=0，關(guān)閉ALU向數(shù)據(jù)總線DBUS的輸出。置SW-BUS#=0，開啟數(shù)據(jù)開關(guān)SW0-SW7向數(shù)據(jù)總線DBUS的輸出。注意，對(duì)于數(shù)據(jù)總線DBUS（或者其他任何總線），在任一時(shí)刻，只能有一個(gè)數(shù)據(jù)源向它輸出。置IR/DBUS開關(guān)于DBUS位置，在數(shù)據(jù)開關(guān)SW0-SW7上設(shè)置各種數(shù)據(jù)，觀察數(shù)據(jù)指示

10、燈狀態(tài)是否與數(shù)據(jù)開關(guān)狀態(tài)一致。2）置M1=1，選擇DBUS作為DR1的數(shù)據(jù)源；置LDDR1=1，按QD按鈕，則將DBUS的數(shù)據(jù)打入DR1，置M2=1，選擇DBUS作為DR2的數(shù)據(jù)源；置LDDR2=1，按QD按鈕，則將DBUS的數(shù)據(jù)打入DR2，向DR1存入01010101，向DR2存入10101010。3）置SW-BUS#=1，關(guān)閉數(shù)據(jù)開關(guān)SW0-SW7對(duì)數(shù)據(jù)總線DBUS的輸出；置ALU-BUS=1，開啟ALU對(duì)DBUS的輸出。選擇S2=0，S1=0，S10=1，使運(yùn)算器進(jìn)行直通運(yùn)算，通過DBUS指示燈驗(yàn)證DR2中的內(nèi)容是否為第2步設(shè)置的值。令S2=0，S1=1，S0=0，使運(yùn)算器進(jìn)行加運(yùn)算。在

11、表2中填入控制信號(hào)狀態(tài)與DBUS顯示狀態(tài)。ALU-BUSSW-BUS#寄存器內(nèi)容S2 S1 S0DBUSDR1(01010101),DR2(10101010)DR1(01010101),DR2(10101010)表2 DR1,DR2設(shè)置值檢查（2）驗(yàn)證運(yùn)算器的算術(shù)運(yùn)算和邏輯運(yùn)算功能。1）令DR1=01100011B，DR2=10110100B，正確選擇S2，S1，S0依次進(jìn)行加、減、與、直通、乘實(shí)驗(yàn)，記下實(shí)驗(yàn)結(jié)果（數(shù)據(jù)一進(jìn)位）并對(duì)結(jié)果進(jìn)行分析。2）令DR1=10110100B，DR2=01100011B，正確選擇S2，S1，S0依次進(jìn)行加、減、與、直通、乘實(shí)驗(yàn)，記下實(shí)驗(yàn)結(jié)果（數(shù)據(jù)一進(jìn)位）并對(duì)結(jié)

12、果進(jìn)行分析。3）令DR1=01100011B，DR2=01100011B，正確選擇S2，S1，S0依次進(jìn)行加、減、與、直通、乘實(shí)驗(yàn)，記下實(shí)驗(yàn)結(jié)果（數(shù)據(jù)一進(jìn)位）并對(duì)結(jié)果進(jìn)行分析。4）令DR1=01001100，DR2=10110011，正確選擇S2，S1，S0依次進(jìn)行加、減、與、直通、乘實(shí)驗(yàn)，記下實(shí)驗(yàn)結(jié)果（數(shù)據(jù)一進(jìn)位）并對(duì)結(jié)果進(jìn)行分析。5）令DR1=11111111，DR2=11111111，正確選擇S2，S1，S0依次進(jìn)行加、減、與、直通、乘實(shí)驗(yàn)，記下實(shí)驗(yàn)結(jié)果（數(shù)據(jù)一進(jìn)位）并對(duì)結(jié)果進(jìn)行分析。（3）M1，M2控制信號(hào)的作用是什么？改變M1，M2的高低電平，重復(fù)第（2）步，觀察出現(xiàn)什么問題？（二）

13、實(shí)驗(yàn)要求1、做好實(shí)驗(yàn)預(yù)習(xí)，掌握運(yùn)算器的數(shù)據(jù)傳送通路和ALU的功能特性，并熟悉本實(shí)驗(yàn)中所用的控制臺(tái)開關(guān)的作用和使用方法。2、寫出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康?；畫出?并填上實(shí)驗(yàn)值。列表比較實(shí)驗(yàn)任務(wù)（2）的理論分析值與實(shí)驗(yàn)結(jié)果值；并對(duì)結(jié)果進(jìn)行分析。實(shí)驗(yàn)任務(wù)（3），出現(xiàn)何種現(xiàn)象？為什么？實(shí)驗(yàn)二 雙端口存儲(chǔ)器原理實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、了解雙端口靜態(tài)隨機(jī)存儲(chǔ)器IDT7132的工作特性及使用方法。2、了解半導(dǎo)體存儲(chǔ)器怎樣存儲(chǔ)和讀出數(shù)據(jù)。3、了解雙端口存儲(chǔ)器怎樣并行讀寫，產(chǎn)生沖突的情況如何。二、實(shí)驗(yàn)類型驗(yàn)證型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)1臺(tái)2、雙蹤示波器一臺(tái)3、直流萬(wàn)用表一只4、邏輯測(cè)試筆

14、一支四、實(shí)驗(yàn)原理圖2示出了雙端口存儲(chǔ)器的實(shí)驗(yàn)電路圖。這里使用了一片IDT7132（U36）（2048×8位），兩個(gè)端口的地址輸入A8-A10引腳接地，因此實(shí)際使用存儲(chǔ)容量為256字節(jié)。左端口的數(shù)據(jù)部分連接數(shù)據(jù)總線DBUS7-DBUS0，右端口的數(shù)據(jù)部分連接指令總線INS7-INS0。一片GAL22V10（U37）作為左端口的地址寄存器（AR1），內(nèi)部具有地址遞增的功能。兩片4位的74HC298（U28，U27）作為右端口的地址寄存器（AR2H，AR2L），帶有選擇輸入地址源的功能。使用兩組發(fā)光二極管指示燈顯示地址和數(shù)據(jù)；通過開關(guān)IR/DBUS切換顯示數(shù)據(jù)總線DBUS和指令寄存器IR的

15、數(shù)據(jù)，通過開關(guān)AR1/AR2切換顯示左右兩個(gè)端口的存儲(chǔ)地址。寫入數(shù)據(jù)由實(shí)驗(yàn)臺(tái)操作板上的二位制開關(guān)SW0-SW7設(shè)置，并經(jīng)過SW-BUS三態(tài)門74HC244（U38）發(fā)送到數(shù)據(jù)總線DBUS上。指令總線INS上的指令代碼輸出到指令寄存器IR（U20），這是一片74HC374。存儲(chǔ)器IDT7132有6個(gè)控制引腳：CEL#，OEL#，LRW控制左端口讀、寫操作，CER#，RRW，OER#控制右端口讀、寫操作。CEL#為左端口選擇引腳，低有效。當(dāng)CEL#=1時(shí)，禁止左端口讀、寫操作；當(dāng)CEL#=0時(shí)，允許左端口讀、寫操作。當(dāng)LRW為高時(shí)，左端口進(jìn)行讀操作；當(dāng)LRW為低時(shí)，左端口進(jìn)行寫操作。當(dāng) OERL#

16、為低時(shí)，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上；當(dāng)OERL#為高時(shí)，禁止左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER#，RRW，OER#控制右端口讀、寫操作的方式與CEL#，LRW，OEL#控制左端口讀、寫操作的方式類似，不過在端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。實(shí)驗(yàn)臺(tái)上的OEL#由LRW經(jīng)反相產(chǎn)生。當(dāng)CEL#=0且LRW=1時(shí)，左端口進(jìn)行讀操作，同時(shí)將讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。當(dāng)CEL#=0且LRW=0時(shí)，在T3的上升沿開始進(jìn)行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲(chǔ)器。實(shí)驗(yàn)臺(tái)上已連接T3到時(shí)序發(fā)生器的T3輸出。實(shí)驗(yàn)臺(tái)上OER#已固定接地，RRW固定接高電平，CER#由CER

17、反相產(chǎn)生，因此右端口被設(shè)置為只讀狀態(tài)。當(dāng)CER=1且LDIR=1時(shí)，右端口讀出的指令在T4的上升沿打入IR寄存器。存儲(chǔ)器的地址由地址寄存器AR1，AR2提供，而AR1和AR2的內(nèi)容要求數(shù)碼開關(guān)SW0-SW7設(shè)置產(chǎn)生，并經(jīng)三態(tài)門SW-BUS發(fā)送到數(shù)據(jù)總線時(shí)被AR1或AR2接收，三態(tài)門的控制信號(hào)SW-BUS#是低電平有效。數(shù)據(jù)總線DBUS有5個(gè)數(shù)據(jù)來源；運(yùn)算器ALU、寄存器堆RF、控制臺(tái)開關(guān)SW0-SW7、存儲(chǔ)器IDT7132左端口和中斷地址寄存器IAR。在任何時(shí)刻，都不允許兩個(gè)或者兩個(gè)以上的數(shù)據(jù)源同時(shí)向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。只允許一個(gè)（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。在本實(shí)驗(yàn)中，

18、為了保證數(shù)據(jù)的正常設(shè)置和觀察，請(qǐng)令RS-BUS#=1，ALU-BUS=0，IAR-BUS#=1，AR1的控制信號(hào)是LDAR1和AR1-INC。當(dāng)LDAR1=1時(shí)，AR1從DBUS接收地址；LDAR1和AR1-INC兩者不可同時(shí)為1。AR2的控制信號(hào)是LDAR2和M3。當(dāng)M3=1時(shí)，AR2從數(shù)據(jù)總線DBUS接收數(shù)據(jù)；當(dāng)M3=0時(shí)，AR2以PC總線PC0-PC7作為數(shù)據(jù)來源。當(dāng)LDAR2=1時(shí)，在T2的下降沿，將新的PC值打入AR2。圖2 雙端口存儲(chǔ)器實(shí)驗(yàn)電路圖五、實(shí)驗(yàn)內(nèi)容和要求 （一）實(shí)驗(yàn)內(nèi)容（1）按圖2所示，將有關(guān)控制信號(hào)和二進(jìn)制開關(guān)對(duì)應(yīng)接好，仔細(xì)復(fù)查一遍，然后接通電源。（2）將數(shù)碼開關(guān)SW0

19、-SW7（SW0是最低位）設(shè)置為00H，將此數(shù)據(jù)作為地址置入AR1；然后重新設(shè)置二進(jìn)制開關(guān)控制，將數(shù)碼開關(guān)SW0-SW7上的數(shù)00H寫入RAM第0號(hào)單元。依此方法，在存儲(chǔ)器10H單元寫入數(shù)據(jù)10H，20H單元寫入20H，30H單元寫入30 H，40H單元寫入40H，共存入5個(gè)數(shù)據(jù)。使用雙端口存儲(chǔ)器的左端口，依次讀出存儲(chǔ)器第00H，10H，20H，30H，40H單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與該單元的地址號(hào)相同。請(qǐng)記錄數(shù)據(jù)。注意：總線上禁止兩個(gè)以上部件同時(shí)向總線輸出數(shù)據(jù)，當(dāng)存儲(chǔ)器進(jìn)行讀出操作時(shí)，必須關(guān)閉SW-BUS三態(tài)門！而當(dāng)向AR1送入地址時(shí)，雙端口存儲(chǔ)器不能被選中。（3）通過雙端口

20、存儲(chǔ)器右端口（指令端口），依次把存儲(chǔ)器第00H，10H，20H，30H，40H單元中的內(nèi)容置入指令寄存器IR，觀察結(jié)果是否與（2）相同，并記錄數(shù)據(jù)。（4）雙端口存儲(chǔ)器的并行讀寫和訪問沖突測(cè)試。置CEL#=0且CER=1，使存儲(chǔ)器左、右端口同時(shí)被選中。當(dāng)AR1和AR2的地址不相同時(shí)，沒有訪問沖突；地址相同時(shí)，同時(shí)都是讀出操作，也不沖突，如果左、右端口地址相同且一個(gè)進(jìn)行讀操作、另一個(gè)進(jìn)行寫操作，則發(fā)生沖突。要檢測(cè)沖突，可以用示波器測(cè)試BUSYL和BUSYR插孔（分別是兩個(gè)端口的“忙”信號(hào)輸出）。BUSY為0時(shí)，不一定發(fā)生沖突；但發(fā)生沖突時(shí)，BUSY一定為0。（二）實(shí)驗(yàn)要求1、做好實(shí)驗(yàn)預(yù)習(xí)，掌握ID

21、T7132雙端口存儲(chǔ)器的功能特性和使用方法。2、寫出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)任務(wù)（2）的數(shù)據(jù)記錄表格；實(shí)驗(yàn)任務(wù)（3）的數(shù)據(jù)記錄表格；實(shí)驗(yàn)任務(wù)（4）的測(cè)試結(jié)果；值得討論的其他問題。六、注意事項(xiàng)正文為宋體，五號(hào)字七、思考題正文為宋體，五號(hào)字實(shí)驗(yàn)三 常規(guī)數(shù)據(jù)通路組成實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、將雙端口通用寄存器和雙端口存儲(chǔ)器模塊聯(lián)機(jī)。2、進(jìn)一步熟悉計(jì)算機(jī)的數(shù)據(jù)通路。3、掌握數(shù)字邏輯電路中故障的一般規(guī)律，以及排除故障的一般原則和方法。4、鍛煉分析問題與解決問題的能力，在出現(xiàn)故障的情況下，獨(dú)立分析故障現(xiàn)象，并排除故障。二、實(shí)驗(yàn)類型 驗(yàn)證型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)儀一臺(tái)。2、雙蹤示波

22、器一臺(tái)。3、直流萬(wàn)用表一只。4、邏輯測(cè)試筆一支。四、實(shí)驗(yàn)原理圖3示出了數(shù)據(jù)通路實(shí)驗(yàn)電路圖，它是將雙端口存儲(chǔ)器實(shí)驗(yàn)?zāi)K和一個(gè)雙端口通用寄存器模塊（RF）連接在一起形成的。雙端口存儲(chǔ)器的指令端口不參與本次實(shí)驗(yàn)。通用寄存器堆連接運(yùn)算器模塊，本實(shí)驗(yàn)涉及其中的操作數(shù)寄存器DR2。由于雙端口存儲(chǔ)器RAM是三態(tài)輸出，因而可以將它直接連接到數(shù)據(jù)總線DBUS上，此外，DBUS上還連接著雙端口通用寄存器堆。這樣，寫入存儲(chǔ)器的數(shù)據(jù)可由通用寄存器提供，而從存儲(chǔ)器RAM讀出的數(shù)據(jù)也可送到通用寄存器堆保存。雙端口存儲(chǔ)器RAM已在實(shí)驗(yàn)二中使用過，DR2在實(shí)驗(yàn)一中使用過。通用寄存器堆RF（U32）由一個(gè)ISP1016實(shí)現(xiàn)，功

23、能上與兩個(gè)4位的MC14580并聯(lián)構(gòu)成的寄存器堆類似。RF內(nèi)含四個(gè)8位的通用寄存器R0，R1，R2，R3，帶有一個(gè)寫入端口和兩個(gè)輸出端口，從而可以同時(shí)寫入一路數(shù)據(jù)。讀出兩種數(shù)據(jù)。寫入端口取名為WR端口，連接一個(gè)8位的暫存寄存器（U14）ER，這是一個(gè)74HC374。輸出端口名為RS（B端口）、RD端口（A端口），連接運(yùn)算器模塊的兩個(gè)操作數(shù)寄存器DR1，DR2。RS端口（B端口）的數(shù)據(jù)輸出還可通過一個(gè)8位的三態(tài)門RSO（U15）直接向DBUS輸出。雙端口通用寄存器堆模塊的控制信號(hào)中，RS1，RS0用于選擇從RS端口（B端口）讀出的通用寄存器，RD1，RD0用于和選擇從RD端口（A端口）讀出的通用

24、寄存器。而WR1，WR0則用于選擇從WR端口寫入的通用寄存器。WRD是寫入控制信號(hào)。當(dāng)WRD=1時(shí)，在T2上升沿的時(shí)刻，將暫存寄存器ER中的數(shù)據(jù)寫入通用寄存器堆中的RD1，RD0選中的寄存器；當(dāng)WRD=0時(shí)，ER中的數(shù)據(jù)不寫入通用寄存器中，LDER信號(hào)控制ER從DBUS寫入數(shù)據(jù)，當(dāng)LDER=1時(shí)，在T4的上升沿，DBUS上的數(shù)據(jù)寫入ER。RS-BUS#信號(hào)則控制RS端口到DBUS的輸出三態(tài)門，是一個(gè)低電平有效信號(hào)。以上控制信號(hào)各自連接一個(gè)二進(jìn)制開關(guān)K0-K15。五、實(shí)驗(yàn)內(nèi)容和要求 （一）實(shí)驗(yàn)內(nèi)容（1）將實(shí)驗(yàn)電路與控制臺(tái)的有關(guān)信號(hào)進(jìn)行線路連接，方法同前面的實(shí)驗(yàn)。圖3 數(shù)據(jù)通路實(shí)驗(yàn)電路圖（2）用8

25、位數(shù)據(jù)開關(guān)向RF中的四個(gè)通用寄存器分別置入以下數(shù)據(jù)：R0=0FH，R1=0F0H，R2=55H，R3=0AAH。給R0置入0FH的步驟是：先用8位數(shù)碼開關(guān)SW0-SW7將0FH置入ER，并且選擇WR1=0、WR=0、WRD=1，再將ER的數(shù)據(jù)置入R0，給其他通用寄存器置入數(shù)據(jù)的步驟與此類似。（3）分別將R0至R3中的數(shù)據(jù)同時(shí)讀入到DR2寄存器中和DBUS上，觀察其數(shù)據(jù)是否存入R0至R3中的數(shù)據(jù)，并記錄數(shù)據(jù)。其中DBUS上的數(shù)據(jù)可直接用指示燈顯示，DR2中的數(shù)據(jù)可通過運(yùn)算器ALU，用直通方式將其送往DBUS。（4）用8位數(shù)碼開關(guān)SW0-SW7向AR1送入一個(gè)地址0FH，然后將R0中的0FH寫入雙

26、端口RAM。用同樣的方法，依次將R1至R3中的數(shù)據(jù)寫入RAM中的0F0H，55H，0AAH單元。（5）分別將RAM中的0AAH單元的數(shù)據(jù)寫入R0，55H單元的數(shù)據(jù)寫入R1，0F0H單元寫入R2，0FH單元寫入R3。然后將R3，R2，R1，R0中的數(shù)據(jù)讀出到DBUS上，通過指示燈驗(yàn)證讀出的數(shù)據(jù)是否正確，并記錄數(shù)據(jù)。（6）進(jìn)行RF并行輸入輸出試驗(yàn)。1）選擇RS端口（B端口）對(duì)應(yīng)R0，RD端口（A端口）對(duì)應(yīng)R1，WR端口對(duì)應(yīng)R2，并使WRD=1，觀察并行輸入輸出的結(jié)果。選擇RS端口對(duì)應(yīng)R2，驗(yàn)證剛才的寫入是否生效。記錄數(shù)據(jù)。2）保持RS端口（B端口）和WR端口同時(shí)對(duì)應(yīng)R2，WRD=1時(shí)，而ER中置入

27、新的數(shù)據(jù)，觀察并行輸入輸出的結(jié)果，RS端口輸出的是舊的還是新的數(shù)據(jù)？（7）在數(shù)據(jù)傳送過程中，發(fā)現(xiàn)了什么故障？如何克服的。（二）實(shí)驗(yàn)要求1、做好實(shí)驗(yàn)預(yù)習(xí)和準(zhǔn)備工作，掌握實(shí)驗(yàn)電路的數(shù)據(jù)通路特點(diǎn)和通用寄存器堆的功能特性。2、寫出實(shí)驗(yàn)報(bào)告，內(nèi)容為：實(shí)驗(yàn)?zāi)康模挥涗浌收犀F(xiàn)象，排除故障的分析思路，故障定位及故障的性質(zhì)。寫出詳細(xì)的實(shí)驗(yàn)步驟，記錄實(shí)驗(yàn)數(shù)據(jù)記錄。值得討論的其他問題。六、思考題從雙端口存儲(chǔ)器的左端口讀出數(shù)據(jù)時(shí)，在設(shè)置好CLEL#，LRW后，是否有必要按QD按鈕？為什么？實(shí)驗(yàn)四 常規(guī)型微程序控制器組成實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、分析時(shí)序產(chǎn)生器的實(shí)例。2、深入理解、掌握微程序控制器的組成原理。3、學(xué)習(xí)、掌握微指

28、令格式的化簡(jiǎn)和歸并。二、實(shí)驗(yàn)類型驗(yàn)證型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一臺(tái)。2、雙蹤示波器一臺(tái)。3、直流萬(wàn)用表一只4、邏輯測(cè)試筆一支四、實(shí)驗(yàn)原理1、時(shí)序發(fā)生器TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的時(shí)序電路如圖4所示。電路采用2片GAL22V10（U6，U7），可產(chǎn)生兩級(jí)等間隔時(shí)序信號(hào)T1-T4和W1-W4，其中一個(gè)W由一輪T1-T4循環(huán)組成，它相當(dāng)于一個(gè)微指令周期或硬聯(lián)線控制器的一拍，而一輪W1-W4循環(huán)可供硬聯(lián)線控制器執(zhí)行一條機(jī)器指令。圖4 時(shí)序電路本次實(shí)驗(yàn)不涉及硬聯(lián)線控制器，因此時(shí)序產(chǎn)生器中的相關(guān)內(nèi)容也可根據(jù)需要放到硬聯(lián)線控制器實(shí)驗(yàn)中進(jìn)行。微程序控制器只使用時(shí)序信號(hào)T1-T4

29、，產(chǎn)生T信號(hào)的功能集成在GAL22V10芯片TIMER1（U6），另外它還產(chǎn)生節(jié)拍信號(hào)W1，W2，W3，W4的控制時(shí)鐘CLK1。該芯片的邏輯功能用語(yǔ)言實(shí)現(xiàn)，其源程序如下：MODULE TIMER1TITLECLOCK GENERATOR T1,T2,T3,T4“2000,9“INPUT MF,CLR,QD,DP,DZ,TJ,P1,INTC,INTS,DB PIN 1.10 W4 PIN 13;“OUTPUT T1,T2,T3,T4,QD1,QD2,ACT,INTE,QDR PIN 14.22; CLK1 PIN 23; T1,T2,T3,T4,QD1,QD2,INTE,QDR,ISTYPERE

30、G; ACT,CLK1,ISTYPECOM;CLK=.C. ;S=T1,T2,T3,T4,QD1,QD2,INTE,QDR;EQUATIONS QD1 :=QD; QD2: =QD1; ACT=QD1& ! QD2; QDR=CLR & QD #CLR & QDR QDR:=CLR & T4& ACT # CLR & T4 & ! (DP#TJ # DZ & P1 # DB & W4) & QDR T2:=CLR & T1; T3:=CLR & T2; T4:=!CLR # T3 # T4 &

31、; ! ACT & (DP # TJ # DZ & P1 # DB & W4) # ! QDR; INTE: = CLR & INTS # CLR & INTE & ! INTC; CLK1 = T1 # ! CLR & MF; S. CLK = MF END硬聯(lián)線控制器中使用時(shí)序信號(hào)W1-W4，產(chǎn)生W信號(hào)的功能集成在GAL22V10芯片TIMER2（U7）中，該芯片的邏輯功能用ABEL語(yǔ)言實(shí)現(xiàn)，其源程序如下：MODULE TIMER2TITLE CLOCK GGENERATOR W1 W2 W3 W4“2000, 9”INPUT CLK

32、1,INTR,IE,PIN 1.3; CLR, SKIP PIN 5.6”O(jiān)UTPUT W1,W2,W3,W4,INTR1 PIN 14.18 ISTYPE”REG; INTQ PIN 20 ISTYPECOM; CLK=.C. ; EQUATIONS W1: = CLR & W4 W2: = CLR& W1 & ! SKIP; W3: = CLR & W2 & ! SKIP; W4: = ! CLR # W3 # SKIP & W1 # SKIP & W2 INTR1: = INTR;INTQ = IE & INTR1;W1,W

33、2,W3,W4,INTR1.CLK = CLK1; ENDTIMER1和TIMER2中還集成了中斷邏輯。TIMER1的輸入信號(hào)中，MF接實(shí)驗(yàn)臺(tái)上晶體振蕩器的輸出。頻率為1MHz。T1至T4的脈沖寬度為1000ns。CLR（注意，實(shí)際上是控制臺(tái)上的CLR#信號(hào)，因?yàn)锳BEL語(yǔ)言的書寫關(guān)系改為CLR，仍為低有效信號(hào)）為復(fù)位信號(hào)，低有效。實(shí)驗(yàn)臺(tái)處于任何狀態(tài)下令CLR # = 0，都會(huì)使時(shí)序發(fā)生器和微程序控制器復(fù)位（回到初始狀態(tài)），CLR#=1時(shí)，則可以正常運(yùn)行。復(fù)位后時(shí)序發(fā)生器停在T4，W4狀態(tài)，微程序地址為000000B。建議每次實(shí)驗(yàn)儀加電后，先用CLR # 復(fù)位一次?？刂婆_(tái)上有一個(gè)CLR#按鈕，

34、按一次，產(chǎn)生一人CLR#負(fù)脈沖，實(shí)驗(yàn)臺(tái)印制板上已連好控制臺(tái)CLR#到時(shí)序電路CLR的連線。TJ（停機(jī)）是控制器的輸出信號(hào)之一。連續(xù)運(yùn)行時(shí)，如果控制信號(hào)TJ=1，使機(jī)器停機(jī)，停止發(fā)送時(shí)序脈沖T1-T4、W1-W4，時(shí)序停在T4。在實(shí)驗(yàn)臺(tái)上為了將時(shí)序信號(hào)發(fā)生器的輸入信號(hào)TJ和控制存儲(chǔ)器發(fā)生的TJ信號(hào)區(qū)分開來，以便于連線操作，在實(shí)驗(yàn)臺(tái)上的時(shí)序信號(hào)發(fā)生器的輸入信號(hào)TJ命名為TJI，而控制存儲(chǔ)器產(chǎn)生的信號(hào)TJ仍命名為TJ。QD（啟動(dòng)）是來自啟動(dòng)按鈕QD的脈沖信號(hào)，在TIMER1中，對(duì)QD用MF進(jìn)行了同步，產(chǎn)生QD1和QD2。ACT表示QD1上升沿，表達(dá)式是QD1 & ！QD2，脈沖寬度為1000

35、ns。QDR是運(yùn)行標(biāo)志，QD信號(hào)使其為1，CLR信號(hào)將其置0。DP（單拍）是來自控制臺(tái)的DP開關(guān)信號(hào)，當(dāng)DP=1時(shí)，機(jī)器處于單拍運(yùn)行狀態(tài)，按一次啟動(dòng)按鈕QD，只發(fā)送一條微指令周期的時(shí)序信號(hào)就停機(jī)。利用單拍方式，每次只執(zhí)行一條微指令，因而可以觀察微指令代碼和當(dāng)前微指令的執(zhí)行結(jié)果。DZ（單指）信號(hào)是針對(duì)微程序控制器的，接控制臺(tái)開關(guān)DZ，它和P1信號(hào)配合使用。P1是微指令字判斷字段中的一個(gè)條件信號(hào)，從微程序控制器輸出。P1信號(hào)在微程序中每條機(jī)器指令執(zhí)行結(jié)束時(shí)為1，用于檢測(cè)有無中斷請(qǐng)求INTQ，而時(shí)序發(fā)生器用它來實(shí)現(xiàn)單條機(jī)器指令停機(jī)。在DB=0且DP=0的前提下，當(dāng)DZ=0時(shí)，機(jī)器連續(xù)運(yùn)行。當(dāng)DZ=1

36、時(shí)，機(jī)器處于單指方式，每次只執(zhí)行一條機(jī)器指令。DB，SKIP，CLK1信號(hào)以及W1-W4時(shí)序信號(hào)都是針對(duì)硬聯(lián)線控制器的，W1-W4是節(jié)拍信號(hào)，硬聯(lián)線控制器執(zhí)行一條機(jī)器指令需要一組W1-W4信號(hào)。DB（單步）信號(hào)就是每次發(fā)送一組W信號(hào)后停機(jī)，可見其功能與DZ類似。執(zhí)行某些機(jī)器指令不需要完整的一組W信號(hào)周期，SKIP信號(hào)就是用來跳過本指令剩余的W節(jié)拍信號(hào)的。中斷允許標(biāo)志由控制存儲(chǔ)器的輸出信號(hào)INTS將其置1，由控制存儲(chǔ)器的輸出信號(hào)INTC將其置0，在TIMER2內(nèi)部，控制臺(tái)產(chǎn)生的中斷請(qǐng)求用時(shí)鐘CLK1進(jìn)行同步，產(chǎn)生了INTR1。只有在INTE=1時(shí)，控制臺(tái)產(chǎn)生的中斷請(qǐng)求脈沖INTR才能起作用，即產(chǎn)

37、生向控制器輸出的中斷信號(hào)INTQ，INTQ=INTE & INTR1。2、數(shù)據(jù)通路微程序控制器是根據(jù)數(shù)據(jù)通路和指令系統(tǒng)來設(shè)計(jì)的。這里采用的數(shù)據(jù)通路是在綜合前面各實(shí)驗(yàn)?zāi)K的基礎(chǔ)上，又增加程序計(jì)數(shù)器PC（U18）、地址加法器ALU2（U17）、地址緩沖寄存器R4（U25/U26）和中斷地址寄存器IAR（U19）. PC和ALU2各采用一片GAL22V10，兩者配合使用，可完成程序地址的存儲(chǔ)、增1和加偏移量的功能。R4由兩片74HC298組成，帶二選一輸入端。IAR是一片74HC374，用于中斷時(shí)保存斷點(diǎn)地址。3、微指令格式與微程序控制器電路圖5 微指令格式 根據(jù)給定的12條機(jī)器指令功能和數(shù)

38、據(jù)通路總體圖的控制信號(hào)，采用的微指令格式見圖5。微指令字長(zhǎng)共35位。其中順序控制部分10位，后繼微地址6位，判別字段4位，操作控制字段25位，各位進(jìn)行直接控制。微指令格式中，信號(hào)名帶有后綴“#”的信號(hào)為低有效信號(hào)，不帶有后綴“#”的信號(hào)為高有效認(rèn)號(hào)。對(duì)應(yīng)微指令格式，微程序控制器的組成見圖6。圖6 微程序控制器的組成(注：在目前的TEC-4上微地址寄存器uAR實(shí)際使用的是74LS273，它是一個(gè)8D觸發(fā)器)控制存儲(chǔ)器采用5片EEPROM28C64（U8，U9，U10，U11，U12）。微地址寄存器為6位，用一片6D觸發(fā)器74HC174（U1）組成，還有清零端。兩級(jí)與門、或門構(gòu)成微地址轉(zhuǎn)移邏輯，用

39、于產(chǎn)生下一微指令的地址。在每個(gè)T1上升沿時(shí)刻，新的微指令地址會(huì)打入微地址寄存器中，控制存儲(chǔ)器隨即輸出相應(yīng)的微命令代碼。微地址轉(zhuǎn)移邏輯生成下一地址，等下一個(gè)T1上升沿時(shí)打入微地址寄存器。跳轉(zhuǎn)開關(guān)JUMP（J1）是一組6個(gè)路線開關(guān)。當(dāng)用短路子將它們連通時(shí)，微地址寄存器AR從本實(shí)驗(yàn)系統(tǒng)提供的微程序地址譯碼電路得到新的微程序地址D0-D5。這樣用戶能夠使用自己設(shè)計(jì)的微程序地址譯碼電路。5片28C64的地址A6（引腳4），直接與控制臺(tái)開關(guān)SWC連接，當(dāng)SWC=1時(shí)，微地址大于或者等于40H，當(dāng)SWC=0時(shí)，微地址小于40H。SWC主要用于實(shí)現(xiàn)讀寄存器堆的功能。微地址轉(zhuǎn)移邏輯的多個(gè)輸入信號(hào)中，INTQ是中

40、斷請(qǐng)求，本實(shí)驗(yàn)中可以不理會(huì)，SWA，SWB是控制臺(tái)的兩個(gè)二進(jìn)制開關(guān)信號(hào)，實(shí)驗(yàn)臺(tái)上線已接好，C是進(jìn)位信號(hào)，IR7-IR4是機(jī)器指令的操作碼，由于本次實(shí)驗(yàn)不連接數(shù)據(jù)通路，這些信號(hào)都接到二進(jìn)制開關(guān)K0-K15上。4、機(jī)器指令與微程序?yàn)榻虒W(xué)中簡(jiǎn)單明了，本實(shí)驗(yàn)儀使用12條機(jī)器指令，均為單字長(zhǎng)（8位）指令，指令功能及格式如表3所示。指令的高4位提供給微程序控制器，低4位提供給數(shù)據(jù)通路。應(yīng)當(dāng)指出，用以上12條指令來編寫實(shí)際程序是不夠的，好在我們的目的不是程序設(shè)計(jì)，而主要是為了教學(xué)目的，通過CPU執(zhí)行一些最簡(jiǎn)單的程序來掌握微程序控制器的工作原理。上述12條指令的微程序流程設(shè)計(jì)如圖10所示。每條微指令可按前述的

41、微指令格式轉(zhuǎn)換成地進(jìn)制代碼，然后寫入5個(gè)28C64中。為了向RAM和寄存器堆中裝入程序和數(shù)據(jù)，檢查寫入是否正常，并能啟動(dòng)程序執(zhí)行，還設(shè)計(jì)了下五個(gè)控制臺(tái)操作微程序。表3 指令功能與格式存儲(chǔ)器寫操作（KWE）；按下復(fù)位按鈕CLR#后，微地址寄存器狀態(tài)為全零。此時(shí)置SWC=0，SWB=1，SWA=0，按啟動(dòng)按鈕后微指令地址轉(zhuǎn)入27H，從而可對(duì)RAM連續(xù)進(jìn)行手動(dòng)寫入。存儲(chǔ)器讀操作（KRD）：按下復(fù)位按鈕CLR#，置SWC=0，SWB=0，SWA=1，按啟動(dòng)按鈕后微指令地址轉(zhuǎn)入17H，從而可對(duì)RAM連續(xù)進(jìn)行讀操作。啟動(dòng)程序（PR）：按下復(fù)位按鈕CLR#后，置SWC=0，SWB=0，SWB=A0，用數(shù)據(jù)開

42、關(guān)SW7-SW0設(shè)置內(nèi)存中程序的首地址，按啟動(dòng)按鈕后微指令地址轉(zhuǎn)入07H，然后轉(zhuǎn)到“取指”微指令。圖7 微程序流程圖寫寄存器操作（KLD）：按下復(fù)位按鈕CLR#后，置SWC=0，SWB=1，SWA=1，按啟動(dòng)按鈕后微指令地址轉(zhuǎn)入37H，從而可對(duì)寄存器堆中的寄存器連續(xù)進(jìn)行寫操作。讀寄存器操作（KRR）：按下復(fù)位按鈕CLR#后，置SWC=1，SWB=0，SWA=1，按啟動(dòng)按鈕后微指令地址轉(zhuǎn)入47H，人而可對(duì)寄存器堆中的寄存器連續(xù)進(jìn)行讀操作。應(yīng)當(dāng)著重指出，在微指令格式的設(shè)計(jì)過程中，對(duì)數(shù)據(jù)通路所需的控制信號(hào)進(jìn)行了歸并和化簡(jiǎn)。細(xì)心的同學(xué)可能已經(jīng)發(fā)現(xiàn)，微程序控制器輸出的控制信號(hào)遠(yuǎn)遠(yuǎn)少于數(shù)據(jù)通路所需的控制信

43、號(hào)，這里提供的微程序流程圖是沒有經(jīng)過歸并和化簡(jiǎn)的。仔細(xì)研究一下微程序流程圖，就會(huì)發(fā)現(xiàn)有些信號(hào)的出現(xiàn)的位置完全一樣，這樣的信號(hào)用其中一個(gè)信號(hào)就可以代表，請(qǐng)看信號(hào)LDPC和LDR4，這兩個(gè)信號(hào)都在微程序地址07H，1AH，1FH，26H出現(xiàn)，而在其他的微程序地址都不出現(xiàn)，因此這兩個(gè)信號(hào)產(chǎn)生的邏輯條件是完全一樣的。從邏輯意義上看，這兩個(gè)信號(hào)的作用是產(chǎn)生新的PC，完全出現(xiàn)在相同的微指令中是很正常的，因此用LDPC完全可以代替LDR4。還有另一些信號(hào)，例如LDDR1，和LDDR2，出現(xiàn)的位置基本相同。LDDR2和LDDR1的唯一不同是在地址14H的微指令中，出現(xiàn)了LDDR2信號(hào)，但是沒有出現(xiàn)LDDR1信

44、號(hào)。LDDR1和LDDR2是否也可以歸并成一個(gè)信號(hào)呢？答案是肯定的。微程序流程圖中只是指出了在微指令中必須出現(xiàn)的信號(hào)，并沒有指出現(xiàn)其他信號(hào)行不行，這就要根據(jù)具體情況具體分析。在地址14H的微指令中，出現(xiàn)LDDR1信號(hào)行不行呢？完全可以。在地址14H出現(xiàn)的LDDR1是一個(gè)無用的信號(hào)，同時(shí)也是一個(gè)無害的信號(hào)，它的出現(xiàn)完全沒有副使用，因此LDDR1和LDDR2可以歸并為一個(gè)信號(hào)LDDR1，根據(jù)以上的兩條原則，我們對(duì)下列信號(hào)進(jìn)行了歸并和化簡(jiǎn)。LDIR（CER）為1時(shí)，允許對(duì)IR加載，此信號(hào)也可用于作為雙端口存儲(chǔ)器右端口選擇CER。LDPC（LDR4）為1時(shí)，允許對(duì)程序計(jì)數(shù)器PC加載，此信號(hào)也可用于作為

45、R4的加載允許信號(hào)LDR4。LDAR1（LDAR2）為1時(shí)，允許對(duì)地址寄存器AR1加載，此信號(hào)也可用于作為對(duì)地址寄存器AR2加載。LDDR1(LDDR2)為1時(shí)，允許對(duì)地址寄存器DR1加載，此信號(hào)也可用于作為對(duì)地址寄存器DR2加載。M1（M2）當(dāng)M1=1時(shí)，操作數(shù)寄存器DR1從數(shù)據(jù)總線DBUS接收數(shù)據(jù)，當(dāng)M1=0時(shí)，操作數(shù)寄存器DR1從寄存器堆RF接收數(shù)據(jù)，此信號(hào)也可用于作為操作數(shù)寄存器DR2的數(shù)據(jù)來源選擇信號(hào)。在對(duì)微指令格式進(jìn)行歸并和化簡(jiǎn)的過程中，我們有意保留了一些信號(hào)，沒有化簡(jiǎn)，同學(xué)們可以充分發(fā)揮創(chuàng)造性，提出更為簡(jiǎn)單的微指令格式。還要說明的是，為什么微指令可以化簡(jiǎn)，而實(shí)驗(yàn)臺(tái)數(shù)據(jù)通路的信號(hào)為

46、什么不能進(jìn)行化簡(jiǎn)？最主要的原因是前面進(jìn)行的各個(gè)實(shí)驗(yàn)的需要，例如LDDR1和LDDR2這兩個(gè)信號(hào)，在做運(yùn)算器數(shù)據(jù)通路實(shí)驗(yàn)時(shí)，是不能設(shè)計(jì)成一個(gè)信號(hào)的。還有一個(gè)原因是考慮到實(shí)驗(yàn)時(shí)易于理解，對(duì)某些可以歸并的信號(hào)也沒有予以歸并。五、實(shí)驗(yàn)內(nèi)容和要求（一）實(shí)驗(yàn)內(nèi)容（1）按實(shí)驗(yàn)要求，連接實(shí)驗(yàn)臺(tái)的數(shù)碼開關(guān)K0-K15、控制開關(guān)、按鈕開關(guān)、時(shí)鐘信號(hào)源和微程序控制器。注意：本次實(shí)驗(yàn)只做微程序控制器本身的實(shí)驗(yàn)，故微程序控制器輸出的微命令信號(hào)與執(zhí)行部件（數(shù)據(jù)通路）的連線暫不連接。連線完成后應(yīng)仔細(xì)檢查一遍，然后才可加上電源。（2）觀察時(shí)序信號(hào)用雙蹤示波器觀測(cè)時(shí)序產(chǎn)生器的輸入信號(hào)：MF，W1-W4，T1-T4。比較相應(yīng)關(guān)系

47、，畫出其波形，并標(biāo)注測(cè)量所得的脈沖寬度。觀察時(shí)須將TJI接低電平，DB，DZ，DP開關(guān)均置為0狀態(tài)，然后按QD按鈕，則連接產(chǎn)生T1，T2，T3，T4，W1，W2，W3，W4。了解啟停控制信號(hào)的功能，并熟練地使用連接這些控制信號(hào)的按鈕或開關(guān)。（3）熟習(xí)微指令格式的定義，按此定義將控制臺(tái)指令微程序的8條微指令開按十六進(jìn)制編碼，列于下表。三種控制臺(tái)指令的功能由SWC，SWB，SWA三個(gè)二進(jìn)制開關(guān)的狀態(tài)來指定（KRD=001B，KWE=010B，PR=010B）。此表必須在預(yù)習(xí)時(shí)完成。單拍（DP）方式執(zhí)行控制臺(tái)微程序，讀出上述八條微指令，用P字段和微地址指示燈跟蹤微指令執(zhí)行情況，并與上表數(shù)據(jù)對(duì)照。用連

48、續(xù)方式執(zhí)行KWE和KRD（將TJ1接地），畫出A0（28C64的地址A0）信號(hào)波形，作出解釋。（4）用P3和SWC，SWB，SWA的狀態(tài)組合，觀察驗(yàn)證三種控制臺(tái)指令KWE，KRD，PR微地址轉(zhuǎn)移邏輯功能的實(shí)現(xiàn)。（5）熟習(xí)05H，10H兩條微指令的功能和P2測(cè)試的狀態(tài)條件（IR4-IR7），用二進(jìn)制開關(guān)設(shè)置IR7-IR4的不同狀態(tài)，觀察ADD至STP九條機(jī)器指令微地址轉(zhuǎn)移邏輯功能的實(shí)現(xiàn)。（用邏輯筆測(cè)試有關(guān)邏輯電路的電平，分別做出測(cè)試記錄，自行設(shè)計(jì)表格。（6）設(shè)計(jì)IR7-IR4的不同組成，用單拍方式執(zhí)行ADD至STP九條機(jī)器指令微程序，用微地址P字段指示燈跟蹤微程序轉(zhuǎn)移和執(zhí)行情況。用邏輯筆測(cè)試小插

49、座上輸出的微命令信號(hào)，記錄ADD，SUB，LDA，STA四條機(jī)器指令的微命令信號(hào)，自行設(shè)計(jì)表格。（二）實(shí)驗(yàn)要求1、做好實(shí)驗(yàn)預(yù)習(xí)，掌握微程序控制器和時(shí)序產(chǎn)生器的工作原理。2、根據(jù)實(shí)驗(yàn)任務(wù)所提的要求，在實(shí)驗(yàn)進(jìn)行前務(wù)必列好所有表格、數(shù)據(jù)和理念分析值。3、寫出實(shí)驗(yàn)報(bào)告，內(nèi)容是：實(shí)驗(yàn)?zāi)康模粚?shí)驗(yàn)任務(wù)（2）的時(shí)序波形圖和測(cè)量值。實(shí)驗(yàn)任務(wù)（3），（5），（6）的表格。六、思考題1提出自己的微命令歸并方案。2提出自己的微程序格式方案。實(shí)驗(yàn)五 CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、將微程序控制器同執(zhí)行部件（整個(gè)數(shù)據(jù)通路）聯(lián)機(jī)，組成一臺(tái)模型計(jì)算機(jī)。2、用微程序控制器控制模型機(jī)數(shù)據(jù)通路。3、通過CPU運(yùn)行九條機(jī)

50、器指令（排除有關(guān)中斷的指令）組成的簡(jiǎn)單程序，掌握機(jī)器指令與微指令的關(guān)系，牢固建立計(jì)算機(jī)的整機(jī)概念。二、實(shí)驗(yàn)類型綜合型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一臺(tái)。2、雙蹤示波器一臺(tái)。3、直流萬(wàn)用表一只4、邏輯測(cè)試筆一支四、實(shí)驗(yàn)原理本次實(shí)驗(yàn)用到前面四個(gè)實(shí)驗(yàn)中的所有電路，包括運(yùn)算器、存儲(chǔ)器、通用寄存器堆、程序計(jì)數(shù)器、指令寄存器、微程序控制器等，將幾個(gè)模塊組合成為一臺(tái)簡(jiǎn)單計(jì)算機(jī)。因此，在基本實(shí)驗(yàn)中，這是最復(fù)雜的一個(gè)實(shí)驗(yàn)，也是最能得到收獲的一個(gè)實(shí)驗(yàn)。在前面的實(shí)驗(yàn)中，實(shí)驗(yàn)者本身作為“控制器”，完成數(shù)據(jù)通路的控制。而在本次實(shí)驗(yàn)中，數(shù)據(jù)通路的控制將由微程序控制器來完成。CPU從內(nèi)存取出一條機(jī)器指令

51、到執(zhí)行指令結(jié)束的一個(gè)機(jī)器指令周期，是由微指令組成的序列完成的，即一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。五、實(shí)驗(yàn)內(nèi)容和要求（一）實(shí)驗(yàn)內(nèi)容（1）對(duì)機(jī)器指令系統(tǒng)組成的簡(jiǎn)單程序進(jìn)行譯碼，將下表的程序按指令格式手工匯編成十六進(jìn)制機(jī)器代碼，此項(xiàng)任務(wù)應(yīng)在預(yù)習(xí)時(shí)完成。（2）按照下面圖8，參考前面實(shí)驗(yàn)的電路圖完成連線，控制器是控制部件，數(shù)據(jù)通路（包括上面各模塊）是執(zhí)行部件，時(shí)序發(fā)生器是時(shí)序部件。連線包括控制臺(tái)、時(shí)序部分、數(shù)據(jù)通路子微程序控制器之間的連接。其中，為把操作數(shù)傳送給通用寄存器組RF，數(shù)據(jù)通路上的RS1，RS0，RD1，RD0應(yīng)分別與IR3至IR0連接，WR1，WR0也應(yīng)接到IR1，IR0上。圖8 模型計(jì)算機(jī)連線

52、示意圖（3）將上述任務(wù)（1）中的程序機(jī)器代碼用控制臺(tái)操作存入內(nèi)存中，并根據(jù)程序的需要，用數(shù)碼開關(guān)SW7-SW0設(shè)置通用寄存器R2，R3及內(nèi)容相關(guān)單元的數(shù)據(jù)。注意：由于設(shè)置通用寄存器時(shí)會(huì)破壞內(nèi)存單元的數(shù)據(jù)，因此應(yīng)先設(shè)置寄存器的數(shù)據(jù)，再設(shè)置內(nèi)存數(shù)據(jù)。（4）用單拍（DP）方式執(zhí)行一遍程序，列表記錄通用寄存器堆RF中四個(gè)寄存器的數(shù)據(jù)，以及由STA指令存入RAM中的數(shù)據(jù)（程序結(jié)束后從RAM的相應(yīng)單元中讀出），與理論分析值作對(duì)比。單拍方式執(zhí)行時(shí)注意觀察微地址指示燈、IR/DBUS指示燈、AR2/AR1指示燈、微地址指示燈和判斷字段指示燈的值，以跟蹤程序中取指令和執(zhí)行指令的詳細(xì)過程（可觀察到每一條微指令）。

53、（5）以單指（DZ）方式重新執(zhí)行程序一遍，注意觀察IR/DBUS指示燈、AR2/AR1指示燈的值（可觀察到每一條機(jī)器指令）。列表記錄RF中四個(gè)寄存器的數(shù)據(jù)，以及由STA指令存入RAM中的數(shù)據(jù)，與理由分析值作對(duì)比。注意：?jiǎn)沃阜绞綀?zhí)行程序時(shí)，四個(gè)通用寄存器和RAM中的原始數(shù)據(jù)與第一遍執(zhí)行程序的結(jié)果有關(guān)。（6）以連續(xù)方式（DB，DP，DZ都設(shè)為0）再次執(zhí)行程序，這種情況相當(dāng)于計(jì)算機(jī)正常運(yùn)行程序。由于程序中有停機(jī)指令STP，程序執(zhí)行到該指令時(shí)自動(dòng)停機(jī)。列表記錄RF中四個(gè)寄存器的數(shù)據(jù)，以及由STA指令存入RAM中的數(shù)據(jù)，與理論分析值作對(duì)比。同理，程序執(zhí)行前的原始數(shù)據(jù)與第二遍執(zhí)行結(jié)果有關(guān)。（二）實(shí)驗(yàn)要求1

54、、務(wù)必做好實(shí)驗(yàn)預(yù)習(xí)，做到頭腦清醒，思路清晰，以便進(jìn)行實(shí)驗(yàn)時(shí)忙而不亂，心中有數(shù)。2、根據(jù)實(shí)驗(yàn)任務(wù)所提要求，實(shí)驗(yàn)進(jìn)行前先列好必要的表格、數(shù)據(jù)和理論分析值，以便與實(shí)驗(yàn)結(jié)果相比較。3、本次實(shí)驗(yàn)中接線工作量稍多，務(wù)必仔細(xì)，以免信號(hào)接線錯(cuò)而控制出錯(cuò)，影響實(shí)驗(yàn)進(jìn)度。4、寫出實(shí)驗(yàn)報(bào)告，內(nèi)容：實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)任務(wù)（1）-（6）的數(shù)據(jù)表格對(duì)這些數(shù)據(jù)表格內(nèi)容的分析。結(jié)合TEC-4的結(jié)構(gòu)特點(diǎn)，說明指令周期的具體實(shí)現(xiàn)過程（至少說明算術(shù)指令、轉(zhuǎn)移指令、訪存指令各一條）以及控制臺(tái)命令的作用和實(shí)現(xiàn)的原理（特別說明在控制臺(tái)上實(shí)現(xiàn)寄存器讀寫的原理）。實(shí)驗(yàn)六 中斷原理實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、從硬件、軟件結(jié)合的角度，模擬單級(jí)中斷和中斷返回的

55、過程。2、通過簡(jiǎn)單的中斷系統(tǒng)，掌握中斷控制器、中斷和量、中斷屏蔽等概念。3、了解微程序控制器與中斷控制器協(xié)調(diào)工作的基本原理。二、實(shí)驗(yàn)類型驗(yàn)證型。三、實(shí)驗(yàn)儀器1、TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一臺(tái)2、雙蹤示波器一臺(tái)3、直流萬(wàn)用表一只4、邏輯測(cè)試筆一支四、實(shí)驗(yàn)原理仍然使用前面的CPU組成與機(jī)器指令執(zhí)行實(shí)驗(yàn)的電路圖，但本次實(shí)驗(yàn)加入中斷系統(tǒng)。這是一個(gè)簡(jiǎn)單的中斷系統(tǒng)模型，只支持單級(jí)中斷、單個(gè)中斷請(qǐng)求，有中斷屏蔽功能，旨在說明最基本的原理。中斷屏蔽控制邏輯分別集成在2片GAL22V10（TIMER1和TIMER2）中。其中ABEL語(yǔ)言表達(dá)式如下：INTR1= INTR；INTR1.CLK = CLK1;IE: = CLR & INTS # CLR & ! INTC;IE.CLK = MF;INTQ = IE & INTR1其中，CLK1是TIMER1產(chǎn)生的時(shí)鐘信號(hào)，它主要是作為W1-W4的時(shí)鐘脈沖，這里作為INTR1的時(shí)鐘信號(hào)，INTE的時(shí)鐘信號(hào)是晶振產(chǎn)生的MF。INTS微指令位是INTS機(jī)器指令執(zhí)行過程中從控制存儲(chǔ)器讀出的，INTC微指令位是INTC機(jī)器指令執(zhí)行過程中從控制存儲(chǔ)器讀出的。INTE是中斷允許標(biāo)志，控制