集成電路可測(cè)試性的設(shè)計(jì)與實(shí)現(xiàn)

1、    集成電路可測(cè)試性的設(shè)計(jì)與實(shí)現(xiàn)    馬華澤摘 要集成電路在現(xiàn)代生活中占有極其重要的地位，可測(cè)試性是集成電路發(fā)展過(guò)程中十分重要的一個(gè)方面。本文從集成電路測(cè)試的作用和特點(diǎn)出發(fā)，分析了集成電路可測(cè)試性的設(shè)計(jì)方法以及實(shí)現(xiàn)過(guò)程，所得結(jié)果可以作為相關(guān)方面的參考?！娟P(guān)鍵詞】集成電路 可測(cè)試性 測(cè)試 設(shè)計(jì)1 前言隨著經(jīng)濟(jì)社會(huì)的不斷發(fā)展，集成電路的應(yīng)用越來(lái)越廣泛，在經(jīng)濟(jì)生活中的地位也越來(lái)越重要。集成電路從出現(xiàn)至今，也才不過(guò)幾十年的歷史，但是已經(jīng)深入到國(guó)民經(jīng)濟(jì)的方方面面，也與我們的生活密不可分。一般而言，集成電路主要包括設(shè)計(jì)、生產(chǎn)、封裝和測(cè)試四個(gè)方面，其中集成電路測(cè)

2、試貫穿在集成電路應(yīng)用的全過(guò)程，是實(shí)現(xiàn)集成電路產(chǎn)品高質(zhì)量的重要保證。因此，測(cè)試在集成電路生產(chǎn)過(guò)程中占有十分重要的位置。集成電路的測(cè)試不同于常規(guī)的電路檢測(cè)，測(cè)試過(guò)程要復(fù)雜得多，而且對(duì)測(cè)試效率的要求也更高，尤其是可測(cè)試性，更是一個(gè)嶄新的問(wèn)題。因此，需要深入研究集成電路的可測(cè)試性。2 集成電路測(cè)試的作用和特點(diǎn)由于集成電路的特殊性，其測(cè)試具有的作用是不言而喻的，因此，任何集成電路生產(chǎn)出來(lái)后都要進(jìn)行測(cè)試。2.1 集成電路測(cè)試的作用主要包括以下方面2.1.1 驗(yàn)證設(shè)計(jì)的正確性由于集成電路的規(guī)模日益龐大，設(shè)計(jì)也越來(lái)越復(fù)雜，因此只有經(jīng)過(guò)相應(yīng)的測(cè)試才能檢驗(yàn)集成電路設(shè)計(jì)的正確與否，這也是測(cè)試的首要作用。2.1.2

3、檢驗(yàn)產(chǎn)品的可靠性由于集成電路的復(fù)雜性，其每一個(gè)環(huán)節(jié)都可能出現(xiàn)錯(cuò)誤，并由此導(dǎo)致產(chǎn)品的不合格。因此，集成電路產(chǎn)品只有經(jīng)過(guò)嚴(yán)格的測(cè)試后才能出廠(chǎng)。2.1.3 降低運(yùn)行維護(hù)的成本由于集成電路在運(yùn)行過(guò)程中不可避免的會(huì)出現(xiàn)故障，為了盡快查找故障，也需要進(jìn)行相應(yīng)的測(cè)試。這樣的測(cè)試可以定期或者不定期的進(jìn)行，結(jié)合測(cè)試的結(jié)果進(jìn)行相應(yīng)的維護(hù)，這樣就可以降低運(yùn)行維護(hù)的成本。2.2 由于集成電路不同于普通的電路，因此集成電路的測(cè)試也具有其自身的特點(diǎn)，主要包括這樣兩個(gè)方面2.2.1 集成電路測(cè)試的可控性對(duì)一個(gè)完整的集成電路而言，只要給定一個(gè)完備的輸入信號(hào)，一般都會(huì)有一個(gè)完備的輸出信號(hào)相對(duì)應(yīng)。也就是說(shuō)，集成電路的輸入和輸出信

4、號(hào)之間存在著某種映射關(guān)系，因此，可以根據(jù)信號(hào)的對(duì)應(yīng)關(guān)系得到相應(yīng)的邏輯。也就是說(shuō)，這樣的測(cè)試是可控的。2.2.2 集成電路測(cè)試的可測(cè)試性集成電路的設(shè)計(jì)，是要實(shí)現(xiàn)一定的邏輯行為功能。如果一個(gè)集成電路在設(shè)計(jì)上屬于優(yōu)秀，從理論上可以實(shí)現(xiàn)對(duì)應(yīng)的邏輯行為功能，但卻無(wú)法用實(shí)驗(yàn)結(jié)果加以證明，那么這個(gè)設(shè)計(jì)是失敗的。因此，可測(cè)試性對(duì)于集成電路來(lái)說(shuō)是十分重要的。可測(cè)試性就是指集成電路的邏輯行為能否被觀(guān)察到，也就是說(shuō)，測(cè)試結(jié)果必須與集成電路的邏輯結(jié)構(gòu)相對(duì)應(yīng)。3 集成電路可測(cè)試性的設(shè)計(jì)方法可測(cè)試性設(shè)計(jì)是一項(xiàng)十分重要的工作，它是指集成電路在設(shè)計(jì)出來(lái)之后要便于測(cè)試，這樣可以降低測(cè)試的難度和成本。由于集成電路在封裝完成后，內(nèi)

5、部的節(jié)點(diǎn)不能被外部接觸，因此節(jié)點(diǎn)上的故障不容易檢測(cè)，所以要提高集成電路的可測(cè)試性。在這個(gè)過(guò)程中，主要通過(guò)結(jié)構(gòu)設(shè)計(jì)來(lái)完成集成電路的功能設(shè)計(jì)，以此來(lái)提高集成電路內(nèi)部節(jié)點(diǎn)的可觀(guān)測(cè)性和可控制性，從而實(shí)現(xiàn)可測(cè)試性設(shè)計(jì)。一般來(lái)講，有三種方法，即功能點(diǎn)測(cè)試、掃描測(cè)試和內(nèi)建自測(cè)試。3.1 功能點(diǎn)測(cè)試功能點(diǎn)測(cè)試是針對(duì)已經(jīng)生產(chǎn)出來(lái)的集成電路而提出來(lái)的，他主要用于某些單元的測(cè)試。功能點(diǎn)測(cè)試也有很多種方法，可以采用條塊化分割、功能塊分布以及網(wǎng)狀結(jié)構(gòu)等，每種方法都有各自的優(yōu)缺點(diǎn)。條塊化分割雖然簡(jiǎn)單方便，但是不利于系統(tǒng)的集成，費(fèi)用也會(huì)增加。功能塊分布雖然可以增加測(cè)試點(diǎn)，但是會(huì)增加輸入輸出端口，而且還要設(shè)計(jì)各種模塊，一般只

6、能提高集成電路的可控制性。網(wǎng)狀結(jié)構(gòu)基本上綜合了上述兩種方法的優(yōu)點(diǎn)，可以比較方便的進(jìn)行測(cè)試，但是它的缺點(diǎn)在于布局過(guò)于復(fù)雜，效率不高。3.2 掃描測(cè)試掃描測(cè)試是指通過(guò)建立一個(gè)寄存器鏈來(lái)測(cè)試集成電路的方法。在建立寄存器鏈的過(guò)程中，需要將集成電路中的寄存器全部串聯(lián)起來(lái)，并將時(shí)序元件和組合元件分隔開(kāi)來(lái)，這樣在測(cè)試的時(shí)候，就可以將外部輸入端通過(guò)移位寄存鏈掃描進(jìn)集成電路內(nèi)部，增加了集成電路的可控制性。另一方面，所產(chǎn)生的響應(yīng)也可以通過(guò)移位寄存鏈掃描輸出，增加了集成電路的可觀(guān)測(cè)性。根據(jù)掃描的方式，掃描測(cè)試大致可分為三種，即全掃描測(cè)試、部分掃描測(cè)試和邊界掃描測(cè)試，每種方式都各有優(yōu)缺點(diǎn)。全掃描測(cè)試的優(yōu)點(diǎn)是可以全面地

7、測(cè)試集成電路，缺點(diǎn)是效率不高。部分掃描測(cè)試的優(yōu)點(diǎn)是可以降低測(cè)試的費(fèi)用，缺點(diǎn)是有可能會(huì)漏掉部分故障。邊界掃描測(cè)試基本上綜合了前面的優(yōu)點(diǎn)，在全面測(cè)試集成電路的基礎(chǔ)上也提高了效率，缺點(diǎn)是設(shè)計(jì)比較復(fù)雜。3.3 內(nèi)建自測(cè)試相對(duì)于前面兩種測(cè)試方法，內(nèi)建自測(cè)試的主要工作是想辦法在集成電路內(nèi)部進(jìn)行測(cè)試，即整個(gè)測(cè)試工作在集成電路內(nèi)部完成。在建立內(nèi)建自測(cè)試的過(guò)程中，需要將集成電路劃分成很多個(gè)小塊，測(cè)試工作針對(duì)每個(gè)小塊進(jìn)行。這樣做的最大優(yōu)點(diǎn)就是不需要從集成電路外部進(jìn)行測(cè)試，并且隨時(shí)可以進(jìn)行在線(xiàn)測(cè)試，還可以通過(guò)一定的軟件進(jìn)行控制，十分方便。4 集成電路可測(cè)試性的實(shí)現(xiàn)過(guò)程從集成電路可測(cè)試性的設(shè)計(jì)方法可以看出，要實(shí)現(xiàn)集成

8、電路的測(cè)試，可以有多種途徑，但是每種方法都有其適用性，因此需要根據(jù)具體情況來(lái)進(jìn)行相應(yīng)的設(shè)計(jì)和選擇。另外，隨著科技的不斷發(fā)展，也有不少公司開(kāi)始推出多種實(shí)用的測(cè)試工具，比如mentor公司的fast scan可以用于全掃描測(cè)試；flex test則可以用于部分掃描測(cè)試；bsd architect可以用來(lái)進(jìn)行邊界掃描測(cè)試。只要綜合運(yùn)用好這些相應(yīng)的工具，就可以實(shí)現(xiàn)集成電路的可測(cè)試性。5 結(jié)束語(yǔ)集成電路可測(cè)試性是一項(xiàng)十分重要而又復(fù)雜的工作，需要進(jìn)行精心的設(shè)計(jì)，也需要通過(guò)一定的工具來(lái)實(shí)現(xiàn)。另外，隨著集成電路規(guī)模與功能復(fù)雜性的不斷提高，使得可測(cè)試性設(shè)計(jì)面臨更大的挑戰(zhàn)，這就需要我們進(jìn)行更加深入的研究。參考文獻(xiàn)1沈緒榜.risc及后編譯技術(shù)m.北京：清華大學(xué)出版社，1994.2康華光.電子技術(shù)基礎(chǔ)m.北京：高等教育出版社，1999.3牛風(fēng)舉，劉