一種低功耗射頻CMOS電荷泵鎖相環(huán)的設(shè)計(jì)_周海峰

1、第 39 卷第 1 期2009 年 2月微 電 子 學(xué)microelectronicsvol 139, no. 1feb. 2009收稿日期 : 2008 - 06 - 11; 定稿日期 : 2008 - 10 - 31基金項(xiàng)目 : 國家高技術(shù)研究發(fā)展( 863) 計(jì)劃基金資助項(xiàng)目( 2008a a04z309)一種低功耗射頻cm os 電荷泵鎖相環(huán)的設(shè)計(jì)周海峰 , 韓雁 ,董樹榮 , 韓曉霞 , 程維維( 浙江大學(xué) 微電子與光電子研究所, 杭州 310027)摘要 :描述了基于p 型 csl( current steer log ic) 架構(gòu)壓控振蕩器的低功耗射頻鎖相環(huán)設(shè)計(jì)。其鑒頻鑒相器模塊

2、采用預(yù)充電模式, 具有高速 、 無死區(qū)等特點(diǎn);電荷泵模塊在提高開關(guān)速度的基礎(chǔ)上, 改進(jìn)了拓?fù)浣Y(jié)構(gòu),使充放電電流的路徑深度相同, 更好地實(shí)現(xiàn)了匹配;為了達(dá)到寬調(diào)諧范圍的目的, 電荷泵模塊采用1. 8 v 電源電壓 ,而壓控振蕩器模塊采用3. 3 v, 這樣可充分利用電荷泵的輸出電壓范圍實(shí)現(xiàn)寬調(diào)諧。 電路設(shè)計(jì)基于0. 18 lm 1p6m cm os 工藝 , 芯片實(shí)測(cè)結(jié)果顯示, 鎖相環(huán)工作在 940 m h z 2. 23 gh z 的頻率范圍內(nèi) , 功耗低于 15. 2 mw, 芯片面積為750 lm 400 lm( 不包括 io) 。關(guān)鍵詞 :鎖相環(huán) ; 射頻 ; 壓控振蕩器 ; 電荷泵中圖

3、分類號(hào) : t n402文獻(xiàn)標(biāo)識(shí)碼 : a文章編號(hào) :1004 - 3365( 2009)01 - 0049 - 04a low-pow er rf cm os charge pum p pl lzh ou h aifeng, h an yan,dong shurong,h an xiaoxia, ch eng weiwei( 1.i nstitu te of m icr oelectr onics and ph otoelectr onics, zhejiang unive rsity , h angzhou 310027 ,p. r. china)abstract:a phase - lo

4、cked loop ( pll ) based on voltage controlled oscillator ( vco) w ith p - type csl ( currentsteer l ogic) structure w aspresented. a pre - chargemode w asused in phase/ frequency detector to realize high speedand dead zone free, etc. the topology of the circuit wasalso enhancedto equalize the dept h

5、s of charge and dischargecurrents, w hich impr oved the cir cuit matching. in order to expand the tuning range of the pll , a1. 8 v power sup -ply w asused in the charge pump module, while a 3. 3 v power supply was used for vco module. this cir cuit wasimplement edin a 0. 18 l m 1p6m cmos technology

6、, and the core chip occupied an areaof 750 lm400 lm.testresults showed that the pll operated in the frequency range between 940 mh z and 2. 23 ghz, w ith a power con -sumpt ion less than 15. 2 mw.key words:phase locked loop ( pll ) ; r adio frequency ( rf) ; voltage contro lled oscillato r ( vco) ;

7、chargepumpeeacc:1280; 22201引言鎖相環(huán) ( pll) 技術(shù)廣泛應(yīng)用于通訊系統(tǒng)的時(shí)鐘恢復(fù)及無線通訊系統(tǒng)的頻率合成 1, 2。隨著便攜式電子產(chǎn)品的流行, 在 vsli 設(shè)計(jì)中 , 功耗成為設(shè)計(jì)關(guān)注的重點(diǎn)。隨著soc 的發(fā)展 , pll 需要集成 在同一塊芯片上 , 這對(duì) pll 設(shè)計(jì)提出了更高的要求 3, 4。低功耗的設(shè)計(jì)通常利用低電源電壓來實(shí)現(xiàn), 但是 , 降低電源電壓往往受到所要求的工作頻率的限制 ; 另外 , 這也限制了在電源和地之間用于提供尾電流的偏置電路的級(jí)聯(lián)級(jí)數(shù)。本文采用csl 結(jié)構(gòu)的壓控振蕩器設(shè)計(jì)低功耗射頻鎖相環(huán) ,電路結(jié)構(gòu)簡單、 性能高 ; 電荷泵模塊采用

8、 1. 8 v 電源電壓 , 壓控振蕩器模塊采用3. 3 v, 這樣可充分利用電荷泵的輸出電壓范圍, 使鎖相環(huán)的鎖頻范圍擴(kuò)大。周海峰等 : 一種低功耗射頻cmos電荷泵鎖相環(huán)的設(shè)計(jì)2009 年2鎖相環(huán)結(jié)構(gòu)鎖相環(huán)實(shí)現(xiàn)的功能是使輸入?yún)⒖夹盘?hào)與反饋的比較信號(hào)頻率及相位一致?；谡麛?shù)n 分 頻的頻率合成器的方框圖如圖1 所示。電路中, 鑒頻鑒相器(pfd) 檢測(cè)參考信號(hào)fin及反饋信號(hào) ff b在頻率和相位上的偏差, pfd 輸出的u p、 down 數(shù) 字信號(hào)控制電荷泵 ( cp) 電路 , 將 fin和 ff b的偏差轉(zhuǎn)換成相應(yīng)的電流邏輯狀態(tài), 環(huán)路濾波器 ( lf) 將該電流轉(zhuǎn)換為模擬電壓 ,

9、并濾除高頻信號(hào)噪聲; 環(huán)路濾波器的輸出電壓用來控制壓控振蕩器( vco) 的輸出頻率, 分頻器 ( fb) 置于反饋回路中,提供分頻比n , 壓控振蕩器的輸出頻率最終鎖定在參考頻率的n 倍。圖 1電荷泵鎖相環(huán)結(jié)構(gòu)框圖fig. 1block diagram of the charge - pump pll2. 1鑒頻鑒相器圖 2所示的預(yù)充電型鑒頻鑒相器是kondoh 等人提出的 5, 其拓?fù)浣Y(jié)構(gòu)簡單, 僅由 18 個(gè)晶體管組成,延遲路徑僅為三個(gè)邏輯門的深度, 寄生電 容很小,可進(jìn)行高速工作。通過對(duì)晶體管尺寸的設(shè)計(jì), 可以去除死區(qū) 6。相比其他鑒頻鑒相器, 該電路具有更高的鑒相靈敏度,且對(duì)輸入信號(hào)

10、的占空比沒有要求。圖 2預(yù)充電型鑒 頻/ 鑒相器fig. 2pre - chargepfd2. 2電荷泵在傳統(tǒng)電荷泵的基礎(chǔ)上, 改進(jìn)電路結(jié)構(gòu)可以提高電荷泵的工作速度及充放電電流的匹配度。本設(shè)計(jì)采用圖 3 所示的結(jié)構(gòu)。它由恒流源、 電流鏡及輔助電路模塊三部分組成。電路中,m2 和 m3 的開關(guān)速度是整個(gè)電路工作速度的主要限制因素。當(dāng)down 信號(hào)從低電平轉(zhuǎn)換為高電平時(shí), m2 的充電時(shí)間相當(dāng)長,這使得 m3 的速度也慢下來, 增加的m4 和 m5 能很好地解決這個(gè)問題 7; 當(dāng) down 信號(hào)轉(zhuǎn)換為高電平時(shí), m3 的柵電壓被迅速拉高, 使 m3 導(dǎo)通得更快。從圖 4可見 , 增加了 m4 和

11、m5 后,較好地改善了m3 的開關(guān)速度。 m4 和 m5 承載相同的電流, 設(shè)計(jì)時(shí)需要注意匹配。另外 , 為了減少m3 柵節(jié)點(diǎn)的寄生電容,m4 及 m5 的尺寸應(yīng)盡量小。2. 3環(huán)路濾波器本設(shè)計(jì)采用二階無源低通濾波器,結(jié) 構(gòu)如圖5所示 , 由兩個(gè)電容和一個(gè)電阻組成。50第 1 期周海峰等 : 一種低功耗射頻cmos電荷泵鎖相環(huán)的設(shè)計(jì)圖 5環(huán)路濾波器fig. 52nd- order passive filter環(huán)路濾波器的開環(huán)傳輸函數(shù)為:f( s)= ( r1+1sc11sc2) =ssz+ 1s(c1+ c2) ( 1+ ssp)( 1)sz= r1c1, sp= r1c1c2c1+ c2(

12、2)鎖相環(huán)的開環(huán)傳輸函數(shù)為:g(s)=kpfdkvcof (s)sn=kpfdkvcos2n( c1+ c2)1+ s sz1+ s sp( 3) g(s)s =j x= -kpfdkvcox2n ( c1+c2)1 +j xsz1 +j xsp( 4)則環(huán)路的相位函數(shù)為:u( x) = tan- 1( x sz) -tan- 1( xsp) + 180b ( 5)設(shè)du ( x)dx= 0, 得到環(huán)路帶寬 :x= xc xc=1szsp( 6) umax= tan- 1( xcsz) - tan- 1( xcsp)( 7) sp=secumax- tanumaxxc, sz=1x2csp(

13、8)當(dāng) x= xc時(shí) ,g(j x )= 1, 推出 : c2=spszkpfdkvcox2n1+ ( xcsz)21+ ( xcsp)2( 9) c1= c2szsp-1( 10) r1=szc1( 11)由( 9) 、 ( 10) 、 ( 11) 式 ,可計(jì)算出環(huán)路濾波器中元器件的值。3壓控振蕩器壓控振蕩器( vco) 是 pll 中的重 要模塊 , 其主要設(shè)計(jì)指標(biāo)如下 8。1)調(diào)諧范圍 : vco 的輸出頻率范圍須覆蓋應(yīng)用環(huán)境中所需要的全部頻率。2)調(diào)諧線性 度: 理想的vco 應(yīng)在整個(gè)頻率范圍內(nèi)具有恒定的vco 增益 kvco。 vco 增益的恒定將給 pll 的設(shè)計(jì)帶來簡化。3) 功

14、耗 : vco 在射 頻情況下有較大的動(dòng)態(tài)功耗 ; 在低頻情況下則有較大的短路功耗, 且 vco 是pll 系統(tǒng)中主要的功耗源。在 pll 電路中 , 環(huán)形 v co 電路可分為兩種: 單端 vco 和差分 vco。這兩種結(jié)構(gòu)各有優(yōu)缺點(diǎn)。一般而言 , 單端 vco 電路的輸出頻率范圍比較寬, 差分 vco 電路相對(duì)會(huì)窄一些; 但是 , 在抑制電源噪聲方面 , 差分結(jié)構(gòu)會(huì)好一些。本文采用單端vco 中的 csl 架構(gòu)。該結(jié)構(gòu)一般用在低電壓邏輯電路中,具有低功耗的特點(diǎn), 其結(jié)構(gòu)如圖6( a)所示 9。圖 6(a) p型 csl 延時(shí)單元 ; (b) 電壓傳輸曲線及噪聲容限fig. 6 ( a) p

15、 - ty pe csl delay cell; (b) vt c and noise margins本設(shè)計(jì)采用pm os 對(duì)管作為電流控制延時(shí)單元的開關(guān)管 , nmos 作為電流源器件。這是考慮到可用 n 阱隔離襯底對(duì)pm os 對(duì)管的噪聲 , 同時(shí)通過深阱工藝隔離襯底對(duì)nm os 電流源的噪聲 , 使襯底噪聲整體上得到有效抑制。上述 p 型 csl 結(jié)構(gòu)包 括輸 入 pm os 開 關(guān)管m 1, 二極管形式連接的m2 及 nmos 電流源m3。經(jīng)過推導(dǎo) , 振蕩幅度的表達(dá)式為:$ v= vo h-vo l=vtp+ vdsatm 21-1gv( 12)其中,gv=( w/ l)1( w/

16、l)2,vdsatm 2=2ibias/ kcp( w/ l)2。輸出電壓擺幅隨偏置電流ibias的平方根變化。從電路的電壓轉(zhuǎn)移特性曲線( 圖 6( b) ) , 可推導(dǎo)出 csl 延時(shí)單元的噪聲容限:n ml= vdsatm 2( 1-23gv)( 13)nmh=vtp+ vdsa tm 2(1g2v- gv+gv- 1gb- 1)( 14)51周海峰等 : 一種低功耗射頻cmos電荷泵鎖相環(huán)的設(shè)計(jì)2009 年由以上分析可知, 噪聲容限和電路速度均受到gv的影響。設(shè)計(jì)中, gv取 2 4 之間。當(dāng)在 csl 輸入端加入階躍信號(hào)源時(shí), 根據(jù)動(dòng)態(tài)特性分析 , 輸出上升延遲時(shí)間tlh和下降延遲時(shí)間

17、thl分別為 10:tlh= acoutibias( 15)thl= bcoutibias( 16)式中, a和 b為常數(shù) , 可見該環(huán)形振蕩器的輸出頻率與偏置電流 ib ias成正比 , 測(cè)試結(jié)果也證實(shí)了這一點(diǎn)。從(12) 式也可看出 ,隨著輸出頻率的提高, 輸出電壓的擺幅也會(huì)增加 , 這對(duì)電源噪聲的抑制是有益的。圖 7 是一個(gè) 3 級(jí) csl 架構(gòu)壓控振蕩電路,前一級(jí)是電壓電流轉(zhuǎn)換電路, 中間是振蕩級(jí), 后級(jí)是輸出緩沖級(jí)。其中采用低凈空壓降的共源共柵電路來提高電流源的輸出電阻 , 適合低壓應(yīng)用 11。圖 7電流控制振蕩電路fig. 7schematics of vco with p - t

18、ype csl structure4測(cè)試結(jié)果本文鎖相環(huán)采用0. 18 lm 1p6m cm os 工藝實(shí)現(xiàn)。圖 8 為流片后的裸片圖, pll 模塊為 750 lm400 lm( 不含 io) 。圖 8鎖相環(huán)芯片照片fig. 8photograph of the pll chip環(huán)路設(shè)計(jì)中 , 電荷泵模塊采用1. 8 v 電源電壓 ,vco 模塊采用3. 3 v 電源電壓 , 這樣可充分利用電荷泵的輸出電壓范圍, 擴(kuò)大鎖相環(huán)的鎖定范圍。圖9 所示為鎖相環(huán)的鎖定范圍及與控制電壓的關(guān)系。從圖中可以看出, 控制電壓從0. 17 v 變化到1. 72v, 環(huán)路均 能鎖定。鎖相環(huán)輸出的頻率范圍為940m

19、 h z 到 2. 23 gh z。圖 9pll 鎖定頻率范圍及與控制電壓的關(guān)系fig. 9tuning characteristics of the vco圖 10 所示為壓控振蕩器及pll 的功耗與頻率的關(guān)系。隨著輸出頻率的增加 , vco 及 pll 的功耗也隨之增加, 且 vco 的功率與輸出頻率呈良好的線性關(guān)系 , 這是由于csl 結(jié)構(gòu)的 vco 輸出頻率與它的偏置電流成正比, 即與功耗成正比。圖 10vco 和 pll 的功耗與頻率的關(guān)系fig. 10power consumption of vco and pl l vs. fr equency( 下轉(zhuǎn)第 57 頁)5結(jié)論設(shè)計(jì)了一

20、個(gè)p 型 csl 架構(gòu)的射頻壓控振蕩器鎖相環(huán)。設(shè)計(jì)中, 采用預(yù)充電型鑒頻鑒相器, 且改進(jìn)了電荷泵結(jié)構(gòu)。電路采用 0. 18 lm 1p6m cmos工藝實(shí)現(xiàn)。實(shí)測(cè)結(jié)果顯示,鎖相環(huán)工作在很寬的頻率范圍內(nèi) , 從 940 mh z 到 2. 23 gh z; 芯片面積小、功耗低、最大功耗僅15. 2 mw。52第 1 期龍英等 : 任意階開關(guān)電流低通濾波器的系統(tǒng)設(shè)計(jì)計(jì)具有非常重要的意義。參 考 文 獻(xiàn): 1h ughes j b, bird n c, macbet h i c, switched -curr ents, a new technique for analogue sampled -

21、datasignal processing c / / ieee circ and syst symp.portland, usa. 1989: 1584 - 1587. 2nga e j, sewel l j i.feasible designs for hig h or-der switched - currentfilters j . iee dev circ andsyst. 1998, 145 ( 5): 297 - 305. 3baru a a, ch andr ak a r m k.syscuf:auto -mated synthesis of switched current

22、filterc / proc7th ieee i nt conf electro, cir c and syst. jounieh,l ebanon. 2000: 999 - 1003. 4robert s g w,sedra a s. synthesizing switchedcurrent filter by transposing the sfgof switchedcapacitorfilter circuits j . ieee trans circ and syst, 1991, 38(2): 337 - 340. 5fiez t , all stot d. a cm ossw i

23、tched current fi-lter technique j . ieee int sol sta cir c conf,1990,37(2) : 206 - 207. 6tou mazou c, hu gh es j b, ba tt ersby n c.switched - currents:an analogue technique fordigitaltechnology m .l ondon:peterperegrinusl td,1993: 161 - 175.7 gao qingyun,qin shicai,jiaxiangluan,et al.computer aided

24、 design of switched current filters c/ / proc 4th int conf asic.shanghai,china. 2001:94 - 97.8高清運(yùn) , 曹政新 . 開關(guān)電流雙二次濾波器的設(shè)計(jì) j.固體電子學(xué)研究與進(jìn)展, 2003, 23( 3): 287 - 291.9朱達(dá)斌 . 開關(guān)電 流橢圓 低通濾 波器 的設(shè) 計(jì) j.電 路與系統(tǒng)學(xué)報(bào) , 1999, 4( 1): 64 - 69.作者簡歷 :龍英 (1975 ) ) , 女( 漢族 ) , 湖南安化人 , 講師 , 2006 年 6 月于湖 南師范大學(xué)獲碩士學(xué)位 , 主要研究方向?yàn)殚_關(guān)電流

25、技術(shù)、 濾波器設(shè)計(jì)和信息處理等。何怡剛 ( 1966) ) , 男( 漢族 ) ,湖南邵陽人, 博士 , 教授 , 學(xué)術(shù)帶頭人 , 主要研究方向?yàn)槟M與數(shù)字系統(tǒng)自動(dòng)測(cè)試與故障診斷、電工新技術(shù) 、 高速低功耗電路與系統(tǒng)、 智能信號(hào) 與信息 處理 、 vlsi 、 soc、 mem s 理論、 設(shè)計(jì)與測(cè)試等 。(上接第 52 頁)參 考 文 獻(xiàn): 1ra zavi b.monolithic phase - locked loops and clockrecovery circuits theory and design m.ieee press,1996. 2張奉江 , 周 述濤 , 李儒 章,

26、等. 一 種新 型低 抖動(dòng) 快速鎖定時(shí)鐘穩(wěn)定電路 j . 微電子學(xué) , 2008, 38( 1): 137 -140. 3ch en r - y, h sieh m - y , peng p - m, a w ide - rangepower - efficient cm os phase - locked loop w ith a differ-ential range - programmable vco c/int sympsign, circ and syst. 2005. 2: 673 - 676. 4李明劍 ,萬天 才, 劉永 光. 單 片集 成的 高 頻寬 帶 lcvco設(shè)計(jì) j . 微電子學(xué) , 2007, 37( 6) : 794 - 797. 5kondoh h. 1. 5 - v 250 - mhz t o3. 0 - v 622 - mhz op -eration cm os phase -