靜電放電(ESD)保護器件的模擬與仿真

1、 編編 號號本本科科生生畢畢業(yè)業(yè)設設計計（ 論論文文 ）題目：題目： 靜電放電（ESD）保護器件 的模擬與仿真 物聯(lián)網(wǎng)工程 學院 微電子學 專業(yè)學 號 0301100124 學生姓名 劉素珍 指導教師 梁海蓮 講師 二一四年六月摘要I摘摘 要要靜電放電(Electrostatic Discharge，ESD)是構(gòu)成集成電路可靠性的主要因素之一，存在于生產(chǎn)到使用的每一個環(huán)節(jié)，并成為開發(fā)新一代工藝技術(shù)的難點之一，近年來，對 ESD的研究也因而越來越受到重視，仿真工具在 ESD 領(lǐng)域的應用使得 ESD 防護的研究變得更為便利，可大幅縮短研發(fā)周期.然而，由于 ESD 現(xiàn)象復雜的物理機制，極端的電場及溫

2、度條件，以及 ESD 仿真中頻繁的不收斂現(xiàn)象，都使得 ESD 的仿真變得極為困難.本文詳細闡述了 ESD 的來源、造成的危害以及如何測試集成電路的防靜電沖擊能力，并基于 Sentaurus 軟件，對 ESD 防護器件展開了的分析、研究，內(nèi)容包括：1)掌握 ESD 保護的基本理論、測試方法和防護機理.2)研究了工藝仿真流程的步驟以及網(wǎng)格定義在工藝仿真中的重要性，并對網(wǎng)格定義的方法進行了探討.3)研究了器件仿真流程以及器件仿真中的物理模型和模型函數(shù)，并對描述同一物理機制的的各種不同模型展開對比分析.主要包括傳輸方程模型、能帶模型、各種遷移率退化模型、雪崩離化模型和復合模型.4)研究了雙極型晶體管和

3、可控硅（Silicon Controlled Rectifier，SCR）防護器件的仿真，并通過對仿真結(jié)果的分析，研究了 ESD 保護器件在 ESD 應力作用下的工作機理.關(guān)鍵詞：關(guān)鍵詞：靜電放電；網(wǎng)格；器件仿真；雙極型晶體管；可控硅AbstractIIABSTRACTESD is one of the most important reliability problems of IC products which lies in every flow of IC production, and it is also one of the most difficult problems of

4、developing new generation technology, therefore, the research on ESD protection design has attracted more and more attention. The applications of simulation tools on ESD area make the design of ESD protection devices more convenient, and greatly shorten the development cycle.However, due to the comp

5、licated physical mechanism of ESD, the extremely high field and high temperature when ESD happened, and the frequently convergence problem in ESD simulation, it becomes difficult to carry out the ESD simulation. So this paper particularly explain show ESD comes from, what harm will bring, how to tes

6、t the integrated circuits ability to prevent from the static, also concentrates on the simulation of ESD protection devices, based on the Sentaurus TCAD platform. And the main content of this paper include:First, this paper points out the basic theory, test methods and protective mechanism of ESD pr

7、otection.Second, study the importance of the grid to define the steps and process simulation processes in the process simulation, and the method of the grid defined discussed.Third, in device simulation process and device simulation is studied in physical model and the model function, and to describ

8、e the same physical mechanism of the various models of comparative analysis. Mainly includes the transmission equation model, the energy band model, all kinds of mobility degradation model, avalanche ionization model and composite model.Forth, Study BJT and SCR protection device simulation, and the

9、simulation results through analysis, research the working mechanism of the ESD protection device under ESD stress effects.Keyword: ESD; Grid; Device simulation; BJT; SCR目錄i目目 錄錄第 1 章 緒論.11.1 課題的研究背景及意義.11.2 國內(nèi)外概況.11.3 本課題的研究內(nèi)容.2第 2 章 ESD 的常用保護器件及測試方法 .32.1 ESD 簡介 .32.2 ESD 防護器件 .52.2.1 二極管的 ESD 防護器件

10、.52.2.2 NMOS 管的 ESD 防護器件 .52.2.3 SCR 的 ESD 防護器件 .72.3 ESD 的測試方法 .82.3.1 ZAPMASTER 的 ESD 測試方法.102.3.2 TLP 技術(shù)的 ESD 測試方法.112.3.3 ZAPMASTER 測試與 TLP 測試的關(guān)聯(lián)性.12第 3 章 SENTAURUS 軟件仿真流程 .133.1 仿真工具簡介.133.2 工藝仿真.133.2.1 工藝仿真流程.143.2.2 結(jié)構(gòu)操作及保存輸出.153.2.3 網(wǎng)格定義.153.3 器件仿真及其物理模型的選擇.163.3.1 器件仿真流程.163.3.2 物理模型選擇.17第

11、 4 章 常用 ESD 防護器件的仿真與分析 .254.1 BJT 的仿真與分析.254.2 LSCR 的仿真與分析.274.3 N+_MLSCR 的仿真與分析.29第 5 章 結(jié)論與展望.335.1 結(jié)論及不足之處.335.2 展望.33參考文獻.35目錄ii致謝.36靜電放電（ESD）保護器件的模擬與仿真1第第 1 章章 緒論緒論1.1 課題的研究背景及意義課題的研究背景及意義隨著集成電路朝著高性能大規(guī)模等方面迅速發(fā)展的同時，在所有集成電路的失效產(chǎn)品中，由于 ESD 造成的失效占據(jù)相當大的比例.因此，ESD 保護器件的研究越來越受到人們的重視.ESD 保護器件的工作原理為：在器件正常工作過

12、程當中，ESD 僅是表現(xiàn)為容值極低的（正常5 pf）容抗特性，并不會對正常的器件特性產(chǎn)生影響，并且不會影響電子產(chǎn)品的信號及數(shù)據(jù)傳輸；當器件兩端的過電壓到達預定的崩潰電壓時，ESD 防護器件快速（納秒級）做出反饋，并放大極間漏電流通過，從而達到吸收、削弱靜電對電路特性的干擾和影響.同時，因為 ESD 保護器件的構(gòu)成材質(zhì)十分特殊，ESD 往往是通過對靜電進行吸收和耗散，即表現(xiàn)為一個充放電的過程，達到對設備進行靜電防護的作用，因此設備中的 ESD 保護器件都不容易老化損壞.但是，因為 ESD 現(xiàn)象所涉及的物理機制特別復雜，人工計算很難得到防護器件性能參數(shù)的精確值，僅能通過流片驗證獲得 ESD 防護器

13、件的性能參數(shù)，但流片驗證耗費的大量時間將會使公司在激烈的競爭中處于不利的地位.因此在 ESD 領(lǐng)域中，工藝和器件模擬TCAD 仿真工具的應用逐步被重視.目前，Sentaurus TCAD 是世界上最先進的 TCAD 工具，它是 Synopsys 公司收購瑞士ISE（Integrated Systems Engineering）公司之后發(fā)布的產(chǎn)品.Sentaurus TCAD 全方面繼承了Tsuprem4、ISE TCAD 和 Medici 的所有特性和優(yōu)勢，可以用來模擬仿真集成器件的工藝制造過程，器件物理特性和互連線特性等，它包括眾多組件，主要由 Sentaurus Process 模塊、Se

14、ntaurus Strucure Editor 模塊、Sentaurus device 模塊、和 Sentaurus Workbench 等模塊構(gòu)成.本論文中，通過使用 Sentaurus TCAD 仿真工具對 ESD 保護器件進行仿真，能夠找出 ESD 現(xiàn)象的各個階段器件內(nèi)部的電場分布、電流密度及流向、溫度分布以及其他相關(guān)物里參量的變化，分析 ESD 器件在防護過程中的工作機理和失效原因，不但可以縮短研發(fā)時間，而且對研究工作具有極其重要的指導意義.1.2 國內(nèi)外概況國內(nèi)外概況從 20 世紀 80 年代開始，國外的很多學者就開始注意到 ESD 現(xiàn)象并提出了一些緩解ESD 對 IC 芯片危害的辦

15、法，TCAD 仿真工具也已經(jīng)作為商業(yè)化的軟件開始推廣.隨著集成電路快速發(fā)展的同時，集成電路中的 ESD 防護問題越來越嚴重，ESD 的防護設計也越來越困難，只依靠工程師的經(jīng)驗，很難得到合適的防護器件，而不停地流片驗證又費時費力，因而在 20 世紀末 21 世紀初期，ESD 研究和 TCAD 仿真軟件開始真正結(jié)合起來.1991 年，瑞士集成系統(tǒng)實驗室的 Andreas D.Stricker 等人開始了有關(guān) ESD 仿真的研究，美國伊利諾斯大學的 Alert Z.H.WANG 教授也開始使用混合仿真的方法研究 ESD 防護器件的性能，2001 年，徳國漢堡大學的 KAIESMARK 等人利用直流仿

16、真以及單脈沖 TLP 波形的仿真系統(tǒng)研究 GGNMOS（Gate-Grounded NMOS，柵接地 NMOS）的性能，之后法國圖盧茲的 C.Salamero 等人也有過相關(guān)方面的論文報道，美國中佛羅里達大學的 J.JLIOU教授也有相關(guān)方面的研究.以上的報道基本上是基于 GGNMOS 器件的仿真，或者是在比江南大學學士學位論文2較復雜的 SCR 器件基礎(chǔ)上，利用單脈沖 TLP（Transimmison Line Pusle，傳輸線脈沖技術(shù)）波形仿真或混合仿真等方式，并不能對較復雜的 SCR 器件的性能做出準確的預測.國內(nèi)對 ESD 的研究起步比較晚，很少有專門的 ESD 研究單位（除了浙江大

17、學和美國UCF 大學的 ESD 聯(lián)合實驗室外） ，但不少高校都在進行對于 ESD 防護相關(guān)問題的研究，對 ESD 仿真研究的報道也偶爾可見1-2，可是由于收斂性等方面的原因，目前國內(nèi)對 ESD仿真研究基本上是基于單脈沖 TLP 波形仿真，這種方法因為電壓過沖等原因，并不能準確仿真觸發(fā)電壓等相關(guān)參數(shù).1.3 本課題的研究內(nèi)容本課題的研究內(nèi)容本課題主要研究 ESD 防護器件的仿真，使用 Sentaurus 仿真工具，主要針對 BJT 和SCR 結(jié)構(gòu)的防護器件進行仿真分析.本文的第二章介紹了 ESD 的基本概念，主要講述ESD 事件的模型、不同類型的 ESD 防護器件以及測試方法；第三章介紹網(wǎng)格定義

18、在工藝仿真中的作用、網(wǎng)格定義方法、各個工藝步驟模擬所用的模型，并且重點介紹了器件仿真的物理模型，講述各種物理模型的適用條件，深入分析模型函數(shù)以及不同模型之間的差異性；第四章主要講述雙極型晶體管和可控硅防護器件的仿真與分析，研究了 ESD 保護器件在 ESD 應力作用下的內(nèi)部電場分布、電流密度及流向等相關(guān)物理參量的變化.靜電放電（ESD）保護器件的模擬與仿真3第第 2 章章 ESD 的常用保護器件及測試方法的常用保護器件及測試方法2.1 ESD 簡介簡介靜電是一種電能，它存在于物體表面，是正負電荷在局部失衡時產(chǎn)生的一種現(xiàn)象.靜電現(xiàn)象是指電荷在產(chǎn)生與消失過程中所表現(xiàn)出的現(xiàn)象的總稱，如摩擦起電就是一

19、種靜電現(xiàn)象.靜電產(chǎn)生原因有接觸分離起電、摩擦起電、感應起電和傳導起電等.當帶了靜電荷的物體(也就是靜電源)跟其它物體接觸時，這兩個具有不同靜電電的物體依據(jù)電荷中和的原則，存在著電荷流動，傳送足夠的電量以抵消電壓.這個高電量的傳送過程中，將產(chǎn)生潛在的破壞電壓、電流以及電磁場，嚴重時將其中物體擊這就是靜電放電.國家標準是這樣定義的：“靜電放電：具有不同靜電電位的物體互相靠近或直接接觸引起的電荷轉(zhuǎn)移(GB/T4365-1995)” ，一般用 ESD 表示.ESD 是代表英文 Electrostatic Discharge，即“靜龜放電”的意思.它是 EOS(electrical over-stres

20、s)的一種，EOS 家族還包括閃電和電磁脈沖(electromagnetic pulses，EMP) .EOS是指那些時間在微秒和毫秒范圍的事件，相較而言 ESD 是 l00 ns 的范圍.ESD 是當今 MOS 集成電路中最重要的可靠性問題之一.高密度集成電路器件具有線問距短、線細、集成度高、運算速度快、低功率和輸入阻抗高的特點，因而導致這類器件對靜電較敏感，稱之為靜電敏感(ESD Sensitive，ESDS)器件.靜電放電的能量，對傳統(tǒng)的電子元件的影響甚微，人們不易覺察，但是這些高密度集成電路元件則可能因靜電電場和靜電放電電流引起失效，或者造成難以被人們發(fā)現(xiàn)的“軟擊穿”現(xiàn)象，導致設備鎖死

21、、復位、數(shù)據(jù)丟失和不可靠而影響設備正常工作，使設備可靠性降低，甚至造成設備的損壞.集成電路工業(yè)由 ESD 導致的損失是一個非常嚴重的問題.基于 ESD 產(chǎn)生的原因及其對集成電路放電的不同方式，通常將靜電放電事件分為以下三類模型：1) 人體模型(Human Body Model, HBM)2) 機器模型(Machine Model, MM)3) 帶電器件模型(Charged Device Model, CDM)HBM 是目前最常用的模型，同時也是在產(chǎn)品的可靠性檢驗中必需通過的檢測項目.HBM 是指因人體在地上走動磨擦或其它因素在人體上已累積了靜電后接觸芯片，人體上的靜電就會瞬間從芯片上的某個端口

22、進入芯片內(nèi)，再經(jīng)由芯片的另一端口泄放至地，該放電的過程會在短到幾百納秒的時間內(nèi)產(chǎn)生數(shù)安培的瞬間電流，該電流會把芯片內(nèi)的器件燒毀.有關(guān)于 HBM 的 ESD 已有工業(yè)測試的標準，它是當今各國用來判斷集成電路 ESD可靠性的重要依據(jù).圖 2-1 為工業(yè)標準(MIL-STD-883C method 3015.7)的等效電路圖，其中人體的等效電容(CC)規(guī)定為 100 pF，人體的等效放電電阻(RS)為 1500 .根據(jù)人體模型的測試標準 MIL-STD-883C method 3015.7，其 ESD 的耐壓敏感度可分成三個等級，見表 2-1.江南大學學士學位論文4S SR Rs sC Ct tDU

23、TC Cc cL Ls sC Cs sV Vc c圖 2-1 被測器件在 HBM，MM 和 CDM 模型下的 ESD 應力波形產(chǎn)生的集總電路表 2-1 人體模型的工業(yè)測試標準耐壓級別耐壓等級耐壓靈敏度等級一01999 伏特等級二20003999 伏特等級三400015999 伏特MM 及其標準由日本制定，在芯片的制造過程中，累積在機器手臂上的電荷接觸芯片時通過芯片的管腳瞬間泄放靜電電流.由于大多數(shù)機器都是用金屬制的，其機器放電模式的等效電阻(Rs)約為 0 ，但其等效電容(CC)規(guī)定為 200 pF，因為機器放電模式的等效電阻小，所以其放電的過程更短，在幾納秒到幾十納秒之內(nèi)產(chǎn)生數(shù)安培的瞬間電流

24、.CDM 是在芯片的制造和運輸過程中因為摩擦生電累積靜電荷，但在電累積的過程中集成電路并沒有被損傷.帶有靜電的芯片在處理過程中，當其管腳與地觸的瞬間，芯片內(nèi)部的靜電就會由經(jīng)管腳向外泄放電流.此模式放電的時間更短，只有幾納秒之內(nèi)，并且很難真實模擬其放電現(xiàn)象.由于芯片內(nèi)部的靜電會因為芯片器件本身地的等效電容而變，芯片所用的封裝形式以及芯片擺放的角度都會造成不同的等效電容.因為多項變化因素難以確定，因而有關(guān)此模式放電的工業(yè)測試標準仍在協(xié)議中，但已有此測試機器在銷售中.各模型的集總測試網(wǎng)絡和其參數(shù)范圍分別如圖 2-1 和表 2-2 所示.CMOS 集成電路對靜電放電防護能力的規(guī)格見表 2-3.表 2-

25、2 各類 ESD 測試模型的電感、電容、電阻參數(shù)值ESD ModelCcLsRsCsCsHBM100pF512nH15001pF1pFMM200pF0.5nH8.5NANACDM10pF10nH10NANA表 2-3 集成電路產(chǎn)品的 ESD 規(guī)格ESD ModelHBMMMCDMOK2000 V200 V1000 VSafe4000 V400 V1500 VSuper10000 V1000 V2000 V靜電放電（ESD）保護器件的模擬與仿真52.2 ESD 防護器件防護器件2.2.1 二極管的二極管的 ESD 防護器件防護器件二極管是最簡單的有源電壓箝位電路,它有正向和反向兩個工作區(qū)域.在二

26、極管兩端加上正向電壓時，二極管在 0.5 V 時開始導通，導通電阻約為 15 .在反向工作時，開始只有漏電流，電阻增大.當 P-N 結(jié)雪崩擊穿時產(chǎn)生倍增電流，雪崩電壓與 N 或 P 的摻雜濃度有關(guān)，在深亞微米工藝中，一般為 1020 V.二極管在小注入時，I-V 特性與摻雜濃度有關(guān)；當大注入時，阱區(qū)往往進入電導調(diào)制區(qū)，I-V 特性與摻雜濃度無關(guān).圖 2-2 所示的兩種常用 P-N 結(jié)二極管的橫截面結(jié)構(gòu)圖.P P- -S SU UB BS ST TR RA AT TE E+ +V V0 0V VP P+ +N N+ +n n- -W WE EL LL LI IP P e ep pi iP P+

27、+- -S SU UB BS ST TR RA AT TE E+ +V V0 0V VN N+ +圖 2-2(a) 結(jié)面積小的二極管結(jié)構(gòu)圖 圖 2-2(b) 結(jié)面積大的二極管結(jié)構(gòu)圖圖 2-2 常用 P-N 結(jié)二級管的橫截面結(jié)構(gòu)圖以上兩種結(jié)構(gòu)的結(jié)面積不同，由于圖 2-2(b)結(jié)構(gòu)的 P-N 結(jié)面積更大，使 ESD 能量釋放時，能量密度較小，具有更強的 ESD 保護能力,在實際應用時常常采用這種結(jié)構(gòu)的二極管.2.2.2 NMOS 管的管的 ESD 防護器件防護器件柵極接地 NMOS 晶體管是最常用的 ESD 防護器件之一.GGNMOS 晶體管的柵極、源極和襯底都是接地的，其 ESD 保護機制基于負

28、阻效應(Snapback Effect).圖 2-3 所示的是一個 GGNMOS 晶體管器件的橫截面圖.從圖中可以看到，NMOS 晶體管存在一個寄生橫向NPN 晶體管，其集電極為 NMOS 晶體管的漏極，發(fā)射極為 NMOS 晶體管器件的源極，基極為 NMOS 晶體管的 P 型襯底.當一個正向的 ESD 脈沖作用于器件的漏極，這會使得漏襯結(jié)(DB 結(jié))一直處于反向偏置直到發(fā)生雪崩擊穿，此時由于發(fā)生雪崩倍增效應而會產(chǎn)生大量的電子空穴對.當雪崩效應產(chǎn)生的空穴電流 Isub通過襯底流向地的時候，會在橫向寄生襯底電阻 Rsub的兩端產(chǎn)生一個電壓降，該壓降會使得襯底局部電勢 VR上升.隨著 VR上升，源襯

29、結(jié)(BS 結(jié))導通，最終觸發(fā)寄生的橫向 NPN 晶體管導通，當寄生橫向 NPN 晶體管導通后，已不再需要一個很強的漏極電場將離子注入到漏極來產(chǎn)生較大的電流，這就會使得漏極電壓下降，從而發(fā)生負阻現(xiàn)象(Snapback Effect).負阻區(qū)處于不穩(wěn)定狀態(tài)，只是高阻區(qū)和低阻區(qū)兩個穩(wěn)定區(qū)之間的過渡.一旦寄生橫向 NPN 晶體管導通后，由于襯底的電導調(diào)制作用，電阻又變?yōu)檎?當電流進一步增大，產(chǎn)生自加熱，使器件內(nèi)部溫度升江南大學學士學位論文6高.當達到硅的熔點 1685時，器件會發(fā)生不可逆轉(zhuǎn)的變化，器件會受到損傷，該現(xiàn)象稱為二次擊穿或者熱擊穿.圖 2-3 柵極接地 NMOS 晶體管器件的橫截面示意圖V

30、 VD DI ID DB BV Vo ox x1 1區(qū)區(qū)3 3區(qū)區(qū)2 2區(qū)區(qū)4 4區(qū)區(qū)1 1/ /R Ro on nV VD DD DV Vh h( (I It t2 2, ,V Vt t2 2) )( (I It t1 1, ,V Vt t2 2) )( (I Ih h, ,V Vh h) )圖 2-4 典型 GGNMOS 晶體管器件的 I-V 特性曲線GGNMOS 晶體管的 I-V 特性曲線如圖 2-4 所示，該曲線可以分成 4 個工作區(qū)域：1區(qū)和 2 區(qū)分別為線性區(qū)和飽和區(qū)，這兩個區(qū)的 I-V 曲線可以用標準 NMOS 的 I-V 公式來進行描述；3 區(qū)為負阻區(qū)，4 區(qū)為高電流區(qū)，這兩個

31、區(qū)的 I-V 曲線已不能用標準 NMOS的 I-V 公式來進行描述.在發(fā)生 ESD 時，GGNMOS 晶體管工作于 3 區(qū)和 4 區(qū).圖 2-4 同時也表示了利用傳輸線脈沖(TLP)技術(shù)進行測量而獲得的典型 GGNMOS 晶體管的負阻特性曲線.該曲線所反映出的負阻特性參數(shù)，如 Vt1、Vh、It2和 Ron等,這些參數(shù)對于器件 ESD 失效閾值電壓(ESDV)大小的測量是非常關(guān)鍵的:1)(It1,Vt1)是首次擊穿觸發(fā)點，該點決定了 ESD 保護器件在何時將開啟.Vt1可以如式（2-1）表達.靜電放電（ESD）保護器件的模擬與仿真7 （2-1）nIIRqTKBVV11111dccsubBBDt

32、i必須使開啟電壓 Vt1低于柵氧化層擊穿電壓 BVox，同時必須使開啟電壓 Vt1高于最差情況下的電源電壓 VDD，并留有一定的設計裕度(VDD+10%)，防止由于電源過沖噪聲而引起意外的擊穿觸發(fā).在實際 ESD 保護電路設計，一般通過提高襯底電壓或者柵極電壓，來降低 Vt的值；2)(Ih，Vh)是維持點，是低阻 ESD 電流開始泄放的起始點.采用較低的 Vh值確保適當?shù)碾妷恒Q位，防止內(nèi)部器件的柵氧化層被擊穿，同時可以減少 ESD 電流泄放時的電源功率消耗(Power=Vh*IESD).維持電壓 Vh應該高于電源電壓以防止發(fā)生閂鎖效應；3)Ron是導通電阻，其表達如式（2-2）： （2-2）d

33、sdsonIVR盡可能小的導通電阻 Ron可確保該 ESD 器件具有較大的電流泄放能力，同時可以防止器件過早熱擊穿；4)(It2，Vt2)為器件的二次擊穿點，器件 ESDV 電壓值的大小可由二次擊穿電流 It2來表示.對于 HBM 測試下的 GGNMOS ESD 器件，其 ESDV 電壓值的近似表達如式（2-3）： （2-3）t2onLevelESDHBWIRV 1500由 GGNMOS 晶體管的負阻(Snapback)特性曲線，設計者可以在硅驗證之前預測出對應于HBM 模型的 ESDV 電壓值.2.2.3 SCR 的的 ESD 防護器件防護器件由于可控硅（Semiconductor cont

34、rolled Rectifiers，SCR）觸發(fā)前后，電阻變化很大，所以在功率器件中，用來承載大電流.同樣 SCR 可以用于設計 ESD 保護結(jié)構(gòu)，其結(jié)構(gòu)和等效線路圖如圖 2-5 所示.NWELLN+P+N+P+A An no od de eC Ca at th ho od de eA An no od de eR Rn nw we el ll lR Rp pw we el ll lT T1 1T T2 2T T1 1T T2 2R Rn nw we el ll lR Rp pw we el ll lC Ca at th ho od de ep p- -e ep pi iR Re ep pi

35、iP P+ +- -s su ub b圖 2-5(a) SCR 的截面圖 圖 2-5(b) SCR 結(jié)構(gòu)的等效線路圖圖 2-5 SCR 結(jié)構(gòu)的截面圖和等效線路圖江南大學學士學位論文8SCR 在 ESD 沖擊發(fā)生時也作為一個二端網(wǎng)絡，其中陽極（Anode）和 N 阱短接，陰極（Cathode）和 P 阱短接.Anode 與靜電源相接，當 ESD 沖擊發(fā)生時，加在 N 阱和 P 阱的 P-N 結(jié)上的反向電壓降足以使 P-N 結(jié)雪崩擊穿.雪崩擊穿后，SCR 觸發(fā)將有兩種可能：1) 雪崩擊穿產(chǎn)生的空穴電流流過 P 阱體電阻 RP-WELL，使 P 襯底電壓升高，寄生的NPN 管開啟.2) 雪崩擊穿產(chǎn)生

36、的電子電流流過 N 阱體電阻 RN-WELL，使寄生的 PNP 的 EB 結(jié)正偏，PNP 導通.通常 NPN 管的 高于 PNP 管的 ，所以 NPN 管比 PNP 管更容易開啟.VTRIG為 N 阱和 P 阱的 P-N 結(jié)雪崩擊穿電壓.通常 N 阱/P 阱的擊穿電壓在 40V，一旦觸發(fā)，不再需要Anode 上提供偏置，二端點的電壓 V 開始降低，V 的最小值定義為 VH.VH需要提供足夠的電流流過 P 阱體電阻以保證 NPN 管導通，VH與 NPN 管和 PNP 管的基區(qū)寬度 L 有關(guān)，對應的 I-V 曲線如圖 2-6 所示.V VV Vh hV Vc cV VT TR RI IG G, ,

37、I IT TR RI IG GI I圖 2-6 SCR 的回掃特性曲線SCR 有兩個重要參數(shù)，ITRIG和 VH.ITRIG由 P 阱體電阻，即外延層厚度和 P 阱的摻雜濃度決定,VH與 L 和 N 阱體電阻有關(guān).現(xiàn)在的 CMOS 工藝中，VH的典型值為 25V，由于SCR 一旦觸發(fā)，Anode 和 Cathode 之間完全處于電導調(diào)制區(qū)，導通電阻僅為 1，作為ESD 保護電路時，能很好地耗散能量.以上介紹了各種器件在 ESD 情況下表現(xiàn)的特性.在設計 ESD 保護電路結(jié)構(gòu)時，就是利用器件的這些特性，根據(jù)不同的要求或工藝條件，選用不同的器件來實現(xiàn)符合要求的ESD 保護結(jié)構(gòu).例如，NMOS 和

38、SCR 在 ESD 條件在都可能觸發(fā)回歸擊穿，在 CMOS 工藝時可用 NMOS 的回歸特性來作 ESD 保護，但若要求有更快的保護速度，可考慮用 SCR來實現(xiàn) ESD 保護結(jié)構(gòu).2.3 ESD 的測試方法的測試方法ESD 的測試可以分為檢驗型測試和研究型測試兩類.檢驗型測試體現(xiàn)在產(chǎn)品的后端可靠性測試中，為了保證芯片產(chǎn)品的優(yōu)良率，在產(chǎn)品的可靠性檢驗中，ESD 檢驗是一個重要環(huán)節(jié)，以集成電路中的人體模型工業(yè)測試標準(見靜電放電（ESD）保護器件的模擬與仿真9表 2-3)，芯片通過一定值(一般為 2 kV)的 ESD 檢驗才算合格.當前芯片的 ESD 檢驗大多采用 ZAPMASTER 測試儀.系統(tǒng)

39、級的 ESD 檢驗大多采用電子槍.研究型測試側(cè)重于芯片研發(fā)的前期，為了預測產(chǎn)品的 ESD 承受能力，從根本上保證芯片產(chǎn)品的優(yōu)良率，以降低封裝及測試成本并提高產(chǎn)品的研發(fā)效率，就必須在芯片的研發(fā)前期為芯片設計良好的 ESD 防護器件,而不是在產(chǎn)品的可靠性試驗中發(fā)現(xiàn)問題之后再補救.為了得到 ESD 防護器件的關(guān)鍵性能指標，TLP 是研究型測試中不可缺少的一種手段.不管是檢驗型測試還是研究型測試，都基于下面三種測試連接模式3：1)I/O 口到 VDD 或者 VSS 的測試：通常包括 PS、PD、NS 和 ND 模式.其中 P 代表Positive，表示引腳接的是正電壓，N 代表 Negative，表示

40、引腳接的是負電壓.D 和 S分別代表 VDD 和 VSS，表示的是參考點的選擇，實際測試時，參考點接地.PS 是對VSS 是正脈沖，PD 是對 VDD 的正脈沖，NS 是對 VSS 的負脈沖，ND 是對 VDD 的負脈沖.這四種測試連接方式示意圖如圖 2-7 所示.圖 2-7(a) PS 測試模式圖 圖 2-7(b) PD 測試模式圖圖 2-7(c) NS 測試模式圖 圖 2-7(d) ND 測試模式圖圖 2-7 I/O 口的四種測試連接模式2)I/O 到 I/O 的測試，包括正向和負向的電壓，被測引腳接測試電壓，其他接地，VDD和 VSS 懸空，如圖 2-8 所示.江南大學學士學位論文10圖

41、 2-8(a) 正電壓模式 圖 2-8(b) 負電壓模式圖 2-8 I/O 到 I/O 的測試連接模式3)VDD 到 VSS 的測試，包括正向和負向的電壓，如圖 2-9 所示.圖 2-9(a) 正電壓模式 圖 2-9(b) 負電壓模式圖 2-9 VDD 到 VSS 的測試連接模式2.3.1 ZAPMASTER 的的 ESD 測試方法測試方法不同的測試標準對應不同的測試模型，同一測試模型可以對應多種測試標準.工業(yè)界商用的 ESD 測試儀器有很多種.本文中采用 Thermo KeyTek 公司生產(chǎn)的 ZAPMASTER 測試系統(tǒng)對 HBM 模型進行 ESD 測試，ZAPMASTER 測試設備由中國

42、電子科技集團第五十八研究所提供.對應的測試標準為 GJB548A 方法 3015.短路測試波形要求上升時間小于10 ns，下降時間大約為 15020 ns每次測試在管腳正負打擊三次，打擊時間間隔為一秒.2000 V 的 HBM 電壓相當于 1.2 A 的尖峰電流.ESD 打擊測試是檢測 IC 的 ESD 耐壓，而不是洞察其失效機理，因為它僅僅是報告芯片是否能通過給定 ESD 電壓打擊值.根據(jù)具體要求，通過在電腦終端軟件設定 ZAPMASTER 可以對 IC 產(chǎn)品進行步進電壓或者恒定電壓的 ESD 檢驗.從檢驗報告單中可得知各個失效的管腳組合以及可能失效的三種模式.這三種失效模式分別為：開路失效

43、(OC)、包絡線失效(ENV)和短路失效(SG).當被靜電放電（ESD）保護器件的模擬與仿真11打擊管腳之間加上的電壓為工作電壓的 1.1 倍時，直流通路電流達到 1A 時定義為失效，包絡線的有效范圍是指在定義的失效電流正負 15%的偏移范圍之間.失效電流的檢測可以通過電腦終端設置在每三個正負脈沖打擊完畢后檢測，或者只在單個正或者負脈沖打擊完畢后檢測.2.3.2 TLP 技術(shù)的技術(shù)的 ESD 測試方法測試方法芯片的 ZAPMASTER ESD 質(zhì)量檢測得到的只是其 ESD 耐壓.要優(yōu)化器件的 ESD 防護性能需要全面掌握防護器件的電學參數(shù)，而且一種典型的描述模型或單個工作優(yōu)良系數(shù)并不能保證其能

44、通過所有的 EOS/ESD 故障.例如一個芯片通過了 CDM 模型檢測卻在做HBM 模型檢測時失效.甚至器件在 HBM 模型測試下有 1 kV 和 26 kV 的 ESD 耐壓，卻在 12 kV 的范圍內(nèi)失效4.如何準確測量 ESD 的有關(guān)參數(shù)尤其重要.因為直流大電流會引起器件的自加熱，不能代表 ESD 事件的瞬態(tài)特性，因此在 ESD 防護器件的研究中，脈沖特性是必要的.器件在 ESD 事件下，其電流電壓和時間的特性稱為動態(tài)或準靜態(tài)特性，在研發(fā) ESD 防護器件中，TLP 技術(shù)是一個必備手段.圖 2-10 描述了待測器(Device Under Test，DUT)的脈沖特性，遞增的脈沖信號加載

45、在 DUT 上，此處為一個回滯(Snapback)特性的 NMOS 管防護器件.從其 TLP I-V 曲線中可知此 NMOS 管的觸發(fā)點，維持點和熱擊穿點，以及 NMOS 管的導通電阻和漏電流4.圖 2-10 連續(xù)脈沖方波的脈沖特性原理4002 型 TLP 測試儀是美國 Barth 電子公司制造的，其主要組成部分有：Barth 40031傳輸線脈沖產(chǎn)生器控制盒、Tekronix 500 MHz 數(shù)字示波器、Keithley 487 皮安/電壓源和斯坦福 PS350 高壓電源供應器.其系統(tǒng)構(gòu)架通過通用儀器總線(GPIB)由控制器控制，系統(tǒng)框圖如圖 2-11 所示.4002 型 TLP 測試系統(tǒng)產(chǎn)

46、生的脈沖波的上升時間可調(diào)整為 0.2 ns，2 ns和 10 ns，脈寬可調(diào)為 75 ns 或 100 ns.脈沖信號通過傳輸線傳出，可對圓片或者封裝好的測試器件或芯片進行測試.江南大學學士學位論文12C Co on nt tr ro ol l B Bo ox xH HP P P PC C & &S So of ft tw wa ar re eG Ge en ne er ra al l P Pu ur rp po os se e I In ns st tr ru um me en nt t B Bu us sS St ta an nf fo or rd d R Re es se

47、 ea ar rc ch h S Sy ys st te em ms sM Mo od de el l P Ps s3 35 50 0 H HV V S So ou ur rc ce eK Ke ei it th hl le ey y M Mo od de el l 4 48 87 7 p pi ic co oa am mm me et te er r/ /V Vo ol lt ta ag ge e S So ou ur rc ce e T Te ek kr ro on ni ix x 5 50 00 0M MH HZ Z d di ig gi it ti iz zi in ng g O Os

48、 sc ci il ll lo os sc co op pe eB Ba ar rt th h M Mo od de el l 4 40 00 03 31 1 p pu ul ls se e g ge en ne er ra at to or rS Sw wi it tc ch h b bo ox xD DU UT T圖 2-11 Barth 4002 型傳輸線脈沖測試系統(tǒng)框圖2.3.3 ZAPMASTER 測試與測試與 TLP 測試的關(guān)聯(lián)性測試的關(guān)聯(lián)性一般來說，由于封裝好的芯片在管腳處的部分寄生電容和電感可以減小內(nèi)部 ESD 防護器件的 ESD 敏感度，ZAPMASTER 的芯片測試結(jié)果常優(yōu)

49、于 TLP 的 WAFER 測試結(jié)果.表 2-4 比較了同一器件的 ZAPMASTER 測試結(jié)果和從 TLP 測試結(jié)果換算的耐壓值.ZAPMASTER 的測試采用人體模型國軍標 548A-96 測試方法，電壓以 500 V 步進從 500 V 到 6500 V，恒定正脈沖打擊.TLP 的測試采用 Barth 4002 型 TLP 測試系統(tǒng)的默認模式，即脈沖的上升時間為 10 ns，脈寬為 100 ns，脈沖電壓從 0.5 V 開始遞增一直到器件失效，得到熱擊穿電流值(It2).通過人體模型的轉(zhuǎn)化公式 TLPV(v)la(A)X(1500+Ron)()，計算得到 TLP 耐壓值(Vt2).可見

50、ZAPMASTER 的測試結(jié)果優(yōu)于 TLP 的測試結(jié)果，由于ZAPMASTER 測試的步進電壓為 500 V，所以誤差在 1000 V 內(nèi)是合理的.試驗中的失效模式都為短路.表 2-4 ZAPMASTER 和 TLP 測試的關(guān)聯(lián)性比較DUTIt2(A)TLPV(V)ESDV(V)DIODE2.7741515000GGNMOS1.5723573000SCR2.6239294000靜電放電（ESD）保護器件的模擬與仿真13第第 3 章章 Sentaurus 軟件仿真流程軟件仿真流程3.1 仿真工具簡介仿真工具簡介因為 ESD 事件的特殊性，ESD 的工藝器件仿真面臨著不收斂的問題，特別是器件的瞬態(tài)

51、仿真.ESD 防護器件的設計是和制造該防護器件的具體工藝過程緊密聯(lián)系的，因此設計 ESD 防護器件要從最底層的工藝級仿真開始，準確地構(gòu)造出器件結(jié)構(gòu)，然后通過器件級仿真對載流子的分布和勢能場建模，通過求解電子、空穴的電流連續(xù)性和泊松方程等方程來獲得器件的關(guān)鍵電學參數(shù).當前最為先進的 ESD 仿真工具是 Sentaurus，本論文中將用到其中的工藝仿真工具 Sentaurus Process、器件結(jié)構(gòu)編輯工具 Sentaurus Strucure Editor、器件仿真工具 Sentaurus Device，下面將對其進行簡單介紹.（1）工藝仿真工具：Sentaurus Process 將一維，二

52、維和三維仿真都集成于同一平臺中，并且面向當代納米級集成電路工藝制程，全面支持小尺寸效應的仿真與模擬.Sentaurus Process 在保留傳統(tǒng)工藝仿真軟件運行模式的基礎(chǔ)上，又作了一些很重要的改進：1) 添加了模型參數(shù)數(shù)據(jù)庫瀏覽器（PDB），為用戶提供了增加模型和修改模型參數(shù)的便捷途徑.2) 增加了一維模擬結(jié)果輸出工具（Inspect）和二維、三維模擬結(jié)果輸出工具（Tecplot SV).3) 增加了小尺寸模型.這些小尺寸模型有：注入損傷模型、高精度刻蝕模型、基于Monte Carlo 的離子擴散模型、離子注入校準模型等等.添加的這些小尺寸模型，不僅提高了工藝軟件的仿真精度，而且滿足了半導體

53、工藝發(fā)展的需求.（2）器件結(jié)構(gòu)編輯工具：Sentaurus Strucure Editor（SDE）是基于二維和三維器件結(jié)構(gòu)編輯的集成環(huán)境，可編輯或生成二維和三維器件結(jié)構(gòu)，用于與 Process 工藝仿真系統(tǒng)的結(jié)合.在 Sentaurus TCAD 軟件仿真過程中，SDE 工具是必不可少的.因為在使用 Sentaurus Process 執(zhí)行完工藝仿真后，必須使用 SDE 將 Process 工藝仿真階段生產(chǎn)的電極激活，并調(diào)入 Process 仿真過渡來的摻雜信息，進行網(wǎng)格細化處理后，才能進行下一步的器件物理特性模擬.（3）器件仿真工具：Sentaurus Device 是最新一代的器件物理特

54、性仿真工具，內(nèi)嵌一維、二維和三維器件物理模型，通過數(shù)值求解一維、二維和三維物理模型泊松方程、連續(xù)性方程和運輸方程，能夠準確預測器件的眾多電學特性.Sentaurus Device 支持很多器件類型的仿真，包括功率器件，量子器件，光電器件深亞微米 MOS 器件，異質(zhì)結(jié)器件等.另外，Sentaurus Device 還能夠?qū)崿F(xiàn)由多個器件所組成的單元級電路的物理特性分析.Sentaurus Device 的主要物理模型有：產(chǎn)生-復合模型、遷移率退化模型、基于活化能變化的電離模型、熱載流子注入模型、隧道擊穿模型、應力模型、量子化模型.3.2 工藝仿真工藝仿真ESD 防護器件的設計是和生產(chǎn)工藝密切相關(guān)的

55、，為準確構(gòu)造出 ESD 防護器件的結(jié)構(gòu)，首先從底層的工藝級仿真開始，然后通器件級仿真來獲取該器件的關(guān)鍵電學參數(shù).準確的江南大學學士學位論文14ESD 防護器件的 TCAD 仿真技術(shù)可以降低器件設計的風險，縮短研發(fā)周期，具有重要意義. 3.2.1 工藝仿真流程工藝仿真流程工藝流程模擬主要包括淀積、刻蝕、離子注入、氧化、擴散等工藝步驟的模擬5，這部分是整個工藝仿真的核心.1. 淀積：在 Sentaurus Process 中，主要有三種淀積模型：各項同性淀積、各向異性淀積、填充式淀積，各項同性淀積是使用最多的一種，其在任何一個 X 坐標下淀積的厚度都是一樣的.2.刻蝕：Sentaurus Proc

56、ess 中的刻蝕模式主要由以下幾種：1) 等厚度刻蝕法：等厚度刻蝕在器件表面固定地移除一定厚度的指定材料.2) 接觸終止刻蝕法：刻蝕移除器件表面指定材料，直到另一指定材料暴露到空氣中才停止刻蝕.3) 刻蝕速率控制法：刻蝕可以控制各項同性刻蝕速率以及各傾角下各向異性刻蝕速率.4) 多邊形刻蝕法：以一個多邊形將器件結(jié)構(gòu)一分為二，根據(jù)多邊形走向，將左邊都用新材料代替，右邊部分保持不變.3.離子注入：影響器件結(jié)構(gòu)最終的摻雜分布的因素有兩個：其一為離子注入，其二為之后的退火工藝步驟.離子注入主要影響雜質(zhì)的初始分布，退火步驟會引起雜質(zhì)的再分布.而影響離子注入的主要因素有：注入離子的成分（Element）、

57、注入的劑量（Dose）、注入的能量（Energy）、離子注入時硅圓片的傾角（Tilt）、以及離子注入時硅圓片繞中心軸的旋轉(zhuǎn)角度（Rotation）.4.氧化：Sentaurus Process 中有三種氧化模型：Massoud 模型、Massoud2D 模型、Geal Grove 模型.Massoud 模型不推薦使用，Sentaurus Process 中默認使用 Massoud2D 模型，但是該模型在開始氧化步驟之前淀積 1.5 nm 的初始氧化層（為方程提供邊界條件），該厚度在較小線寬的工藝下可能已經(jīng)超過了柵氧本身的厚度，這時候就需要用 Geal Grove 模型.Geal Grove 模

58、型在開始氧化步驟之前淀積的初始氧化層厚度根據(jù)之后的氧化溫度來確定，溫度越高，淀積的初始氧化層越薄，以確保初始氧化層厚度對總厚度的影響越小.然而，如果本身氧化層厚度 1.5 nm 大很多，生長柵氧的時候還是推薦使用 Massoud2D 模型.5.擴散：在每一步高溫處理工藝步驟中，由于雜質(zhì)原子和點缺陷的擴散，會引起雜質(zhì)再分布.Sentaurus Process 中描述擴散的工藝步驟用 Diffuse 語句，描述擴散的模型共有5 種：Conventional、Equilibrium、Looselycoupled、Semicoupled、Pairdiffusion.其中，Conventional 模型

59、和 Equilibrium 模型很類似，他們都只有在氧化過程中考慮點缺陷模型并且是通過經(jīng)驗模型計算雜質(zhì)擴散率，主要不同在于二者基于的數(shù)值方案不一樣.Conventional 模型和其他幾類模型是兩個不同的體系，Conventional 模型可以對不同的材料和摻雜采用不同的擴散機制，而其余的四個模型針對不同的摻雜只能選擇同一種擴散機制，不同的只是模型系數(shù).Equilibrium 模型、Looselycoupled 模型、靜電放電（ESD）保護器件的模擬與仿真15Semicoupled 模型都可以視為 Pairdiffusion 模型的簡化.其中只有 Looselycoupled 模型、Semic

60、oupled 模型、Pairdiffusion 模型可以仿真瞬態(tài)擴散過程，這是因為這三種模型都考慮了點缺陷方程以及點缺陷對擴散的增強效應，而 Equilibrium 模型不解點缺陷方程，只是在氧化過程中根據(jù)經(jīng)驗公式給出一個增強因子.所以這些模型中，只有Pairdiffusion 模型可以仿真界面處摻雜的堆積效應.3.2.2 結(jié)構(gòu)操作及保存輸出結(jié)構(gòu)操作及保存輸出結(jié)構(gòu)操作主要包括當前結(jié)構(gòu)的左右對稱操作以及上下翻轉(zhuǎn)操作，前者主要是在仿真左右嚴格對稱的結(jié)構(gòu)時只仿真其中的一半，之后在進行左右對稱操作，形成完整結(jié)構(gòu).后者主要是在一些特定工藝下需要背部的工藝操作，這時候需要將整個結(jié)構(gòu)進行上下翻轉(zhuǎn)，再進行背部離子注入和退火