計(jì)算機(jī)硬件技術(shù)基礎(chǔ)實(shí)驗(yàn)5-組合邏輯電路的設(shè)計(jì)

1、浪海工曇浣針篇機(jī)工程蓉院實(shí)驗(yàn)報(bào)告書課題程名：目：計(jì)算機(jī)硬件技術(shù)基礎(chǔ)實(shí)驗(yàn)五組合邏輯電路的設(shè)計(jì)班級(jí)：軟嵌151學(xué)號(hào)：2015123349姓名：陳正寧評(píng)語:成績： 指導(dǎo)教師：批閱時(shí)間： 年 月一、實(shí)驗(yàn)?zāi)康呐c要求1）掌握組合邏輯電路的設(shè)計(jì)與測試方法2）設(shè)計(jì)用與非門及用異或門、與門組成的半加器電路。寫出用與非門實(shí)現(xiàn)的半加器的邏輯表達(dá)式：s-ab+ab二ab寫出用異或門、與門組成的半加器的邏輯表達(dá)式：擊=仏耳 q=令氏3）設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。寫岀該全加器的邏輯表達(dá)式：si=ai®bi®ci-l ci=aibi+ci-lai+ci-lbi4）設(shè)計(jì)一位全加器，

2、要求用與或非門實(shí)現(xiàn)。寫岀該全加器的邏輯表達(dá)式:fn = cn * xn -i- cn * yn + cn * yn * 1 + xnyn cn_i* yn +* cn_i * 1 +* cn_i *1 + 0*0二、實(shí)驗(yàn)原理1、組合邏輯電路設(shè)計(jì)流程使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖5.1所示。圖5.1組合邏輯電路設(shè)讓流程圖根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化 簡法求出簡化的邏輯表達(dá)式。并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡化后的 邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)

3、的正確性。2、組合邏輯電路設(shè)計(jì)舉例要求：使用“與非”門設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí), 輸出端才為t。設(shè)計(jì)步驟：根據(jù)題意列出真值表，如表5.1所示，再填入表決器卡諾圖中，如表5.2所示。表5.1表決器真值表d0000000011111111a0000111100001111b0011001100110011c0101010101010101z0000000100010111表5.2表決器r諾圖dabc000111100001111111101由卡諾圖化簡，得出邏輯表達(dá)式，并演化成“打非”的形式如下:z=abc + bcd+acd+abd根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成

4、的邏輯電路如圖5.2所示。圖5.2表決電路邏輯圖線路連接如下:實(shí)驗(yàn)線路選擇2 片 741s10 （u1 使用了全部的三 個(gè)門，也可以每 片使用2個(gè)門， 避免連線擁塞）； 一片 74ls20a、b、c、d 四 個(gè)輸入引腳連接 4個(gè)開關(guān)量輸出 開關(guān)（k3k0）; 輸出接led指zj o開關(guān)k3-k0的開關(guān)，觀察l1指示燈的狀態(tài)，記錄實(shí)驗(yàn)數(shù)據(jù)。輸入輸出k3k2k1k0y1000000001011111注：只要輸入端ki、k2、k3、k0中有三個(gè)按下，則輸出端y1就會(huì)是1 （亮）。實(shí)驗(yàn)驗(yàn)證邏輯功能：按上圖接線，輸入端a、e、c、d接至邏輯開關(guān)輸出插口，輸出端z接邏輯電平顯示 輸入插口，按真值表（自擬）

5、要求，逐次改變輸入變量，測量相應(yīng)的輸出值，驗(yàn)證邏輯功能，與表5.2進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。三、實(shí)驗(yàn)儀器與器件1>+ 5v直流電源2、邏輯電平開關(guān)3、邏輯電平顯示器4、直流數(shù)字電壓表5、實(shí)驗(yàn)芯片序號(hào)所需芯片名稱可替代型號(hào)含義數(shù)量備注174ls10cd4023三-3輸入與非門2dip14274ls20cc4012二-4輸入與非門1dip14374ls08cc4081四-2輸入與門1dip14474ls32cd4071四-2輸入或門1dip14574ls86cc4030四-2輸入異或門1dip14674ls54cc4085/cd4086四路2-3-3-2輸入與或非門2不能替

6、換774ls04cd40696非門（六倒相器）1dip14四、實(shí)驗(yàn)內(nèi)容及步驟1、半加器設(shè)計(jì)74ls86是一片四2輸入異或門；74ls08是一片2輸入與門。試用上述二芯片，設(shè)計(jì)一 個(gè)半加器。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測試電路邏輯功能符合設(shè)計(jì)要求為止。（1）設(shè)計(jì)使用上述給定元件的全加器，邏輯表達(dá)式為（以下為舉例）（2）設(shè)計(jì)符合上述表達(dá)式的硬件原理圖（以下為舉例）線路連接如下：使用1片74ls86和一片74ls08o輸入接ki、k0,輸出接l2和l1, 連接好線路，接通電源，改變ki、k0開關(guān)狀態(tài)，觀察l2、l1顯示，記錄在表格中。i t2a ilir 5sn74lso8d1ma :如 bi

7、b6n74lss6（3）設(shè)計(jì)驗(yàn)證表格，實(shí) 驗(yàn)驗(yàn)證上述設(shè)計(jì)正確性序號(hào)輸入輸出aibisici10000201103101041101(4)寫出設(shè)計(jì)與實(shí)驗(yàn)小結(jié)實(shí)驗(yàn)數(shù)據(jù)和理論值一致。上述設(shè)計(jì)正確。輸入端ai和bi只要其中一個(gè)亮，輸出端都是si亮，只有當(dāng)ai和bi同時(shí)亮，輸出端才是ci 亮。2、設(shè)計(jì)一個(gè)一位全加器，要求用異或門(74ls86)、與門(74ls08)、或門(74ls32)組 成。(1)設(shè)計(jì)使用上述給定元件的全加器，邏輯表達(dá)式為：= ai cncj = a bi +8u2asn74ls0isn74ls0ssn74lss6snmlsmsn-4ls32 £u3a(2)設(shè)計(jì)符合上述表達(dá)

8、式的硬件原理圖(3) 設(shè) 計(jì) 驗(yàn) 證 衣 格， 實(shí) 驗(yàn) 驗(yàn) 證 上 述設(shè)計(jì)止確性輸入輸出kik2k3lil20000000101010010110110000101011100011111(4)寫出設(shè)計(jì)與實(shí)驗(yàn)小結(jié)輸入端k2、k3中只要任意一個(gè)亮或者同時(shí)亮，那么輸出端只有l(wèi)2亮；輸入端k1和k3同時(shí) 亮，輸出端只有l(wèi)2亮；輸入端ki、k2、k3同時(shí)亮?xí)r，輸出端li、l2同時(shí)亮。3、設(shè)計(jì)一位全加器，要求用與或非門(只提供2片74ls54和一片74ls04)實(shí)現(xiàn)。要求：做好預(yù)習(xí)，事先設(shè)計(jì)好線路，實(shí)驗(yàn)連線，并記錄相關(guān)數(shù)據(jù)下面是參考設(shè)計(jì)方案：(1)按要求計(jì)算并化簡ei = xn 人 cn-i + xn

9、紜 cn_! + xn 紜 cn_! + xn 紜 cn-icn=石人 cn_i+xn 石 cn_+xn 人石+ xn/cncn =心怡 + yn cn_i + xn cn_!cn= nyn+ yn cn-1 + xn cn_x故：他=互心+互$+耳人1+心人心這里的1為vcccn =心人 + $ 気_1 1 +xn 昭1 1 + 0 0 此處0/1為了配合74ls54芯片的輸入引腳數(shù)量要求(2)設(shè)計(jì)好實(shí)驗(yàn)線路，按事先設(shè)計(jì)好的線路連線如下是連線圖l1l274lso4p%lsfc4ds)z mk2 kicjdhd74ls04pgndccsn74ls54d(3)波動(dòng)k3k1開關(guān)，記錄l2和l指示燈

10、的狀態(tài)。輸入輸出k1k2k3l1l20000000110010100110110010101011100111111(4)得到結(jié)論，完成分析。輸入端ki、k2、k3只要其中任意一個(gè)亮，輸出端都是l1亮;ki、k2、k3只要其中任意兩 個(gè)亮，輸出端都是l2亮;ki、k2、k3三個(gè)都亮?xí)r,輸出端li、l2同時(shí)亮五、實(shí)驗(yàn)數(shù)據(jù)處理1、列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過程，畫出設(shè)計(jì)的電路圖。(1)設(shè)計(jì)1(2)設(shè)計(jì)2a、真值表a、真值表序輸入輸出輸入輸出號(hào)aibisicikik2k3lil2kik2k31000000000000201100010100131010010010104110101101011b表達(dá)式（或卡

11、諾圖）si = af bib、表達(dá)式（或卡諾圖）s=川ecic = ab + cuai + cj_bic.電路邏輯圖電路邏輯圖vcc（3）設(shè)計(jì)3a、真值表輸入輸出kik2k3lil20000000110010100110110010101011100111111e、表達(dá)式（或卡諾圖）他=g xn + cn $ + cn 人 1 + 禺人 cn_!冷 + $ u+心.cn-! .1 + 0.0c、電路邏輯圖k3 k2 kilil2ggxd2、對所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測試，記錄測試結(jié)果。 測試數(shù)據(jù)及過程（自己做表）（1）設(shè)計(jì)1序號(hào)輸入輸出aibisici10000201103101041101(2)設(shè)計(jì)2輸入輸出k1k2k3l1l20000000101010010110110000101011100011111(3)設(shè)計(jì)3輸入輸出k1k2k3l1l20000000110010100110110010101011100111111六、實(shí)驗(yàn)體會(huì)1做實(shí)驗(yàn)設(shè)計(jì)時(shí)，應(yīng)該按步驟設(shè)計(jì)：列真值表-根據(jù)真值畫卡若圖列出邏輯函數(shù)表達(dá)式并化簡根據(jù)化簡了的邏輯表達(dá)式畫出邏輯電路圖f選擇適當(dāng)?shù)碾娐沸酒侠聿?線設(shè)計(jì)實(shí)驗(yàn)線路。2.實(shí)驗(yàn)設(shè)計(jì)選擇電路芯片時(shí)，應(yīng)該先了解芯片的構(gòu)造，原理，主要用途。熟悉芯片 各引腳對應(yīng)的輸入或輸出內(nèi)容。3做實(shí)驗(yàn)時(shí)需要用到很多的連接導(dǎo)線，在連接