數(shù)電知識總結

1、第一部分內(nèi)容 邏輯代數(shù)基礎掌握邏輯代數(shù)的基本公式、基本規(guī)則；邏輯代數(shù)的表示方法及相互轉(zhuǎn)換。熟練掌握邏輯函數(shù)的公式化簡法及卡諾圖化簡法。1、 數(shù)字量和模擬量數(shù)字量：變化在時間和空間上都是離散的模擬量：變化在時間和空間上都是連續(xù)的 2、邏輯代數(shù)中的三種基本運算 布爾代數(shù)被廣泛應用于解決開關電路和數(shù)字邏輯電路的分析及設計上，所以又將布爾代數(shù)叫做開關代數(shù)或邏輯代數(shù)。 在二值邏輯中，每個邏輯變量的取值只有0和1，這里的0和1只代表兩種不同的邏輯狀態(tài)。 基本運算有及、或、非三種。 常見的復合邏輯運算有及非、或非、及或非、異或、同或等。3、邏輯代數(shù)的基本公式布爾恒等式（20個）；常用公式由基本公式導出（6個

2、） 4、邏輯代數(shù)的基本定理 （1）代入定理 （2）反演定理 Y將其中所有的“·”換成“”，“”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，得到的結果為Y。 用反演定理時有兩個規(guī)則：1）“先括號、然后乘、最后加” 2）不屬于單個變量上的反號應保留 （3）對偶定理 若兩邏輯式相等，則它們的對偶式也想等，這就是對偶定理。對偶式：對于任何一個邏輯或Y，若將其中的“·”換成“”，“”換成“·”，0換成1，1換成0，則得到一個新的邏輯式Y，即為Y的對偶式。 【注意】這里的0和1就是形式上的0和1。 5、邏輯函數(shù)及其表示方法 （1）邏輯函數(shù) 以

3、邏輯變量作為輸入，運算結果作為輸出，那么輸入和輸出之間是一種函數(shù)關系，寫作 Y=F（A,B,C）-二值邏輯函數(shù) （2）邏輯函數(shù)的表示方法這些方法包括了（邏輯）真值表、邏輯函數(shù)式（又稱為邏輯式或函數(shù)式）、邏輯圖和卡諾圖。 邏輯圖：用邏輯運算的圖形符號畫出的圖，如Y=A(B+C)這些方法之間相互轉(zhuǎn)化 （3）邏輯函數(shù)的兩種標準形式“最小項之和”及“最大項之和” 1）最小項有一組變量有n個，m為包含n個因子的乘積，而且這幾個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小值。 n變量的最小項有2n個。每一組取值都使一個對應的最小項的值等于1。 有如下重要性質(zhì)：必有一個最小項，而且僅有

4、一個最小項的值為1全體最小項之和為1任意兩個最小項的乘積為0具有相鄰性的兩個最小項只有一個因子不同，其和可以合并成一項并消去一對因子，例如 2）邏輯函數(shù)的最小項之和形式利用基本公式可以把任何一個邏輯函數(shù)化為最小項之和的標準形式。 3）最大項M為n個變量之和，而且這n個變量均以原變量或反變量的形式在M中出現(xiàn)一次。 n變量的最大項有2n個。每一組取值都使一個對應的最大項的值等于0。 有如下重要性質(zhì)：必有一個最大項，而且僅有一個最大項的值為0全體最大項之積為0任意兩個最大項的之和為1只有一個變量不同的兩個最大項的乘積等于各相同變量之和【結論】Mi=mi 4）邏輯函數(shù)的最大項之積形式 任何一個邏輯函數(shù)

5、都可以化成最大項之積的標準形式。 6、邏輯函數(shù)的公式化簡法 （1）邏輯函數(shù)的最簡形式 （2）常用的化簡方法 1）并項法 2）吸收法 3）消項法 4）消因子法 5）配項法A+A=A或 7、邏輯函數(shù)的卡諾圖化簡法 （1）邏輯函數(shù)的卡諾圖表示法 1）表示最小項的卡諾圖 2）用卡諾圖表示邏輯函數(shù) （2）用卡諾圖化簡邏輯函數(shù)合并最小項的規(guī)則若兩個最小項相鄰，可合并為一項消去一對因子，結果只剩公共因子若四個最小項相鄰并排列成一個矩形組，可合并成一項并消去兩對因子若八個最小項相鄰并且排列成一項并消去三對因子 8、具有無關項的邏輯函數(shù)及其化簡 （1）約束項、任意項是邏輯函數(shù)式中的無關項 （2）無關項在化簡邏輯

6、函數(shù)中的應用加入的無關項應及函數(shù)式中盡可能多的最小項（包括原有的和已寫入的無關項）具有邏輯相鄰性。第二部分內(nèi)容 邏輯門電路熟練掌握各種門的邏輯符號、功能、特點、使用方法。正確理解TTL門和CMOS門電路的結構、工作原理，并掌握其外特性及特性參數(shù)。1、 各種門及門、或門、非門、及非門、或非門、及或非門、異或門等。1）二極管及門 最簡單的及門可以用二極管和電阻組成及門、或門存在輸出電平偏移的問題，所以只能用于集成電路內(nèi)部的邏輯單元。2）二極管或門3）三極管非門反相器當輸入信號為高點平時，應保證三極管在深度飽和狀態(tài)，使輸出電平接近于零，此時必須保證提供給三極管的基極電流大于深度飽和的基極電流，即IB

7、>IBS。2、 TTL門電路（1）TTL門電路的結構、工作原理反相器是TTL門電路中電路結構最簡單的一種，又稱為三極管-三極管邏輯電路，簡稱TTL電路。此電路有三部分組成：T1、R1和D1組成的輸入級，T2、R2和R3組成的倒相級，T4、T5、D2和R4組成的輸出級。倒相級：T2集電極輸出的電壓信號和發(fā)射極輸出的電壓信號變化方向相反輸出級：穩(wěn)定狀態(tài)下，T4和T5總是一個導通而另一個截止，為此還加了一個二極管D2 D1：是輸入端鉗位二極管，它既可以一直輸入端可能出現(xiàn)的負極性干擾脈沖，又可以防止輸入電壓為負時T1的發(fā)射極電流過大，起到保護作用，這個二極管允許的最大電流約為20mA。 輸入端噪

8、聲容限：輸入電平的允許波動范圍 （2）TTL反相器的外特性及特性參數(shù) 1）靜態(tài)輸入特性和輸出特性輸入特性 輸入電壓介于高、低電平之間情況復雜，但這個過程只發(fā)生在輸入信號電平轉(zhuǎn)換的短暫過程中，故不做詳細分析。輸出特性、高電平輸出特性 當vo=VOH時：iL<5mA的范圍內(nèi)VOH變化很小，而在iL>5mA以后，隨著iL絕對值的增加VOH下降很快。74系列門電路，輸出為高電平時，最大負載電流不能超過0.4mA。、低電平輸出特性當輸出為低電平時可以看出，VOL及iL的關系在較大范圍內(nèi)基本呈線性。輸入端負載特性 2）TTL反相器的動態(tài)特性傳輸延遲時間 從導通到截止或從截止到導通都需要一定的時

9、間若把理想的矩形電壓信號加到TTL反相器的輸入端時，輸出電壓的波形不僅滯后于輸入信號，而且波形的上升沿和下降沿也將被變壞。將輸出電壓波形滯后于輸入電壓波形的時間叫做傳輸延遲時間交流噪聲容限電源的動態(tài)尖峰電流3、 CMOS門電路（1）CMOS門電路的結構、工作原理CMOS反相器的基本電路結構形式為有源負載反相器，其中T1是P溝道增強型MOS管，T2是N溝道增強型MOS管。由于靜態(tài)下無論vI是高電平還是低電平，T1和T2總有一個是截止的，且截止內(nèi)阻極高，流經(jīng)T1和T2的靜態(tài)電流極小，因而CMOS反相器的靜態(tài)功耗很小，這是它最突出的優(yōu)點。（2）CMOS反相器的外特性及特性參數(shù) 1）靜態(tài)輸入特性和輸出

10、特性輸入特性輸出特性、高電平輸出特性、低電平輸出特性2）動態(tài)特性傳輸延遲時間交流噪聲容限動態(tài)功耗第三部分內(nèi)容組合邏輯電路的分析及設計理解組合邏輯電路的特點及典型電路的結構和工作原理。熟練掌握組合邏輯電路的分析及設計的基本方法。1、 組合邏輯電路的特點根據(jù)邏輯功能的不同特點，可以將數(shù)字電路分為兩類：組合（邏輯）電路和時序（邏輯）電路。組合邏輯電路的特點一：任意時刻的輸出僅僅取決于該時刻的輸入，及電路原來的狀態(tài)無關。組合邏輯電路的特點二：它的輸出于電路的歷史狀況無關，那么電路中就不包含存儲單元。2、 邏輯功能的描述 將邏輯圖轉(zhuǎn)換為邏輯函數(shù)式或邏輯真值表的形式。3、 組合邏輯電路的分析方法和設計方法

11、（1） 組合邏輯電路的分析方法通過分析找到電路的邏輯功能（2） 組合邏輯電路的設計方法 步驟：進行邏輯抽象，用一個邏輯函數(shù)來描述事件的因果關系、分析因果關系，確定輸入變量和輸出變量、定義邏輯狀態(tài)0和1的含意邏輯狀態(tài)賦值、根據(jù)給定的因果關系列真值表根據(jù)真值表寫出邏輯函數(shù)式既可以用小規(guī)模集成的門電路組成相應的邏輯電路，又可以用中規(guī)模集成的組合邏輯器件或可編程邏輯器件將邏輯函數(shù)化簡（小規(guī)模）或變換成適當?shù)男问剑ㄖ幸?guī)模）根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯電路的連接圖工藝設計4、 典型邏輯電路的結構和工作原理（1） 編碼器1） 普通編碼器2） 優(yōu)先編碼器（2） 譯碼器1） 二進制譯碼器2） 二-十進

12、制譯碼器3） 顯示譯碼器4） 用譯碼器設計組合邏輯電路（3） 數(shù)據(jù)選擇器1） 數(shù)據(jù)選擇器的工作原理2） 用數(shù)據(jù)選擇器設計組合邏輯電路（4） 加法器1）1位加法器2）多位加法器3）用加法器設計組合邏輯電路（5） 數(shù)值比較器 1）1位數(shù)值比較器 2）多位數(shù)值比較器第四部分內(nèi)容 觸發(fā)器在正確理解各種觸發(fā)器的電路結構、工作原理的基礎上，掌握其邏輯功能及相互轉(zhuǎn)換，會畫出輸出輸入對應波形。1、 觸發(fā)器的概念在數(shù)字電路中，不但需要對二值信號進行算術運算和邏輯運算，而且經(jīng)常需要將這些信號和運算結果保存起來。為此需要使用具有記憶功能的基本邏輯單元能夠存儲1位二值信號的基本單元電路觸發(fā)器。具有如下特點：第一，具有兩個能自行保持的穩(wěn)定狀態(tài)，用表示邏輯狀態(tài)的0和1或二進制數(shù)的0和1.第二，根據(jù)不同的輸入信號可以置成1或0狀態(tài)。2、 各觸發(fā)器的電路結構及動作特點（1） 基本RS觸發(fā)器RS鎖存器（2） 同步RS觸發(fā)器（3） 主從RS觸發(fā)器（4） 邊沿觸發(fā)器3、 觸發(fā)器的邏輯功能及其描述方法4、 觸發(fā)器的動態(tài)特性會畫出輸入輸出對應波形第五部分內(nèi)容時序邏輯電路的分析及設計理解時序邏輯電路的特點及典型電路的結構和工作原理。掌握同步和異步時序邏輯電路的基本分析方法；