微處理器、ADC接口與總線

1、微處理器、ADC接口與總線天津大學(xué) 黃翔東電子信息系統(tǒng)典型結(jié)構(gòu) ADC接口1 輸出編碼 (a)自然二進(jìn)制數(shù)編碼 (b)補(bǔ)碼:微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù)微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù) (c) BCD編碼（Binary Coded Decimal） 用二進(jìn)制編碼表示十進(jìn)制數(shù)稱為用二進(jìn)制編碼表示十進(jìn)制數(shù)稱為BCD碼碼 。 微處理器與ADC的并行接口 1.并行接口為便于與多處理器進(jìn)行通信，ADC通常可配置多類接口兩種工作模式(1)低速存儲(chǔ)模式(2)ROM模式采樣速率：300kHz具體采用哪種接口模式，根據(jù)實(shí)際需要，由RD#(15腳)上的信號(hào)脈沖寬度決定。(1)低速存儲(chǔ)模式n當(dāng)CS#有效后，RD#一直保持低電平

2、直到轉(zhuǎn)換結(jié)束。在本次AD轉(zhuǎn)換期間，數(shù)據(jù)三態(tài)驅(qū)動(dòng)器的三態(tài)門一直處于打開狀態(tài)。但是在BUSY#(11腳)上電平變高之前，數(shù)據(jù)線上的數(shù)據(jù)是上一次轉(zhuǎn)換的結(jié)果。當(dāng)本次AD轉(zhuǎn)換結(jié)束后，BUSY#信號(hào)變?yōu)楦唠娖剑藭r(shí)數(shù)據(jù)線上的數(shù)據(jù)才是本次轉(zhuǎn)換的結(jié)果。讀取結(jié)果后，把RD#信號(hào)置為高電平，結(jié)束一次AD轉(zhuǎn)換。數(shù)據(jù)訪問時(shí)間180ns可插入等待狀態(tài)50ns數(shù)據(jù)保持100ns兩次數(shù)據(jù)轉(zhuǎn)換的延時(shí)時(shí)間(2) 只讀模式n處理器執(zhí)行讀周期操作，將S/H電路設(shè)置為保持模式并同時(shí)啟動(dòng)ADC，在讀周期中，處理器讀入前一次轉(zhuǎn)換結(jié)果。BUSY則與處理器的中斷連接。2. 串行接口 ADC與微處理器間的串口通信優(yōu)點(diǎn)：(1)數(shù)據(jù)傳輸與處理器內(nèi)

3、部時(shí)序無關(guān)，不會(huì)對(duì) 處理器內(nèi)部狀態(tài)產(chǎn)生影響。 (2)連線簡(jiǎn)單缺點(diǎn)： 數(shù)據(jù)傳輸較慢常用串口總線：常用串口總線： SPI（Serial Peripheral Interface）總線、）總線、 I2C （Inter IC BUS）總線、）總線、單單總線總線（1WIRE BUS）等。）等。SPI總線nSPI（Serial Peripheral Interface）總線是由MOTOROLA公司制訂三線制同步外圍接口標(biāo)準(zhǔn)。n它是通過串行數(shù)據(jù)線（MISO、MOSI）和串行時(shí)鐘線（SCLK）來實(shí)現(xiàn)芯片間的數(shù)據(jù)傳送。n當(dāng)兩個(gè)器件通信時(shí)，一個(gè)作主機(jī)，另一個(gè)為從機(jī)，主機(jī)產(chǎn)生串行時(shí)鐘，數(shù)據(jù)可同時(shí)接收和發(fā)送，可實(shí)現(xiàn)全

4、雙工通信。SPI 數(shù)據(jù)線定義nSPI定義的三線為：(1)串行時(shí)鐘SCLK，總由主機(jī)產(chǎn)生；(2)MISO線：數(shù)據(jù)由從機(jī)發(fā)送到主機(jī)；(3)MOSI線：數(shù)據(jù)由主機(jī)發(fā)送到從機(jī)n每個(gè)從機(jī)(ADC)都需獨(dú)立的片選信號(hào)MAX1242的SPI總線操作MAX1242的SPI總線數(shù)據(jù)傳輸下降沿開始轉(zhuǎn)換轉(zhuǎn)換完成則變高兩個(gè)輔助數(shù)據(jù)位I2C串行總線概述 I2C總線是總線是PHLIPS公司推出的一種串行總線，是具備公司推出的一種串行總線，是具備多主機(jī)系統(tǒng)所需的包括總線裁決和高低速器件同步功能的多主機(jī)系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。高性能串行總線。 I2C總線只有兩根雙向信號(hào)線。一根是數(shù)據(jù)線總線

5、只有兩根雙向信號(hào)線。一根是數(shù)據(jù)線SDA，另另一根是時(shí)鐘線一根是時(shí)鐘線SCL。 I2C總線通過上拉電阻接正電源。當(dāng)總線空閑時(shí)，兩根線總線通過上拉電阻接正電源。當(dāng)總線空閑時(shí)，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號(hào)變低，即各器件的總線的信號(hào)變低，即各器件的SDA及及SCL都是線都是線“與與”關(guān)系關(guān)系。 每個(gè)接到每個(gè)接到I2C總線上的器件都有唯一的地址。總線上的器件都有唯一的地址。主機(jī)與其它器件間的數(shù)據(jù)傳送可以是由主機(jī)發(fā)送主機(jī)與其它器件間的數(shù)據(jù)傳送可以是由主機(jī)發(fā)送數(shù)據(jù)到其它器件，這時(shí)主機(jī)即為發(fā)送器。由總線數(shù)據(jù)到其它器件，

6、這時(shí)主機(jī)即為發(fā)送器。由總線上接收數(shù)據(jù)的器件則為接收器上接收數(shù)據(jù)的器件則為接收器。 在多主機(jī)系統(tǒng)中，可能同時(shí)有幾個(gè)主機(jī)在多主機(jī)系統(tǒng)中，可能同時(shí)有幾個(gè)主機(jī)(如如80C51單片機(jī)單片機(jī))企圖啟動(dòng)總線傳送數(shù)據(jù)。為了避企圖啟動(dòng)總線傳送數(shù)據(jù)。為了避免混亂，免混亂， I2C總線要通過總線仲裁，以決定由哪總線要通過總線仲裁，以決定由哪一臺(tái)主機(jī)控制總線。一臺(tái)主機(jī)控制總線。 一、一、數(shù)據(jù)位的有效性規(guī)定數(shù)據(jù)位的有效性規(guī)定 I2C總線進(jìn)行數(shù)據(jù)傳送時(shí)，總線進(jìn)行數(shù)據(jù)傳送時(shí)，時(shí)鐘信號(hào)為高電平期間時(shí)鐘信號(hào)為高電平期間，數(shù)據(jù)，數(shù)據(jù)線上的數(shù)據(jù)必須保持穩(wěn)定，只有在線上的數(shù)據(jù)必須保持穩(wěn)定，只有在時(shí)鐘線上的信號(hào)為低電時(shí)鐘線上的信號(hào)為低

7、電平期間平期間，數(shù)據(jù)線上的高電平或低電平狀態(tài)才允許變化。，數(shù)據(jù)線上的高電平或低電平狀態(tài)才允許變化。I2C總線的數(shù)據(jù)傳送總線的數(shù)據(jù)傳送二、起始和終止信號(hào)二、起始和終止信號(hào) SCL線為高電平期間，線為高電平期間，SDA線由高電平向低電平的變化線由高電平向低電平的變化表示起始信號(hào)；表示起始信號(hào)；SCL線為高電平期間，線為高電平期間，SDA線由低電平向線由低電平向高電平的變化表示終止信號(hào)。高電平的變化表示終止信號(hào)。 起始和終止信號(hào)都是由主機(jī)發(fā)出的，在起始信號(hào)產(chǎn)生起始和終止信號(hào)都是由主機(jī)發(fā)出的，在起始信號(hào)產(chǎn)生后，總線就處于被占用的狀態(tài)；在終止信號(hào)產(chǎn)生后，總線后，總線就處于被占用的狀態(tài)；在終止信號(hào)產(chǎn)生后，

8、總線就處于空閑狀態(tài)。就處于空閑狀態(tài)。 連接到連接到I2C總線上的器件，若具有總線上的器件，若具有I2C總線的硬件接口，總線的硬件接口，則很容易檢測(cè)到起始和終止信號(hào)。對(duì)于不具備則很容易檢測(cè)到起始和終止信號(hào)。對(duì)于不具備I2C總線硬件總線硬件接口的有些單片機(jī)來說，為了檢測(cè)起始和終止信號(hào)，必須保接口的有些單片機(jī)來說，為了檢測(cè)起始和終止信號(hào)，必須保證在每個(gè)時(shí)鐘周期內(nèi)對(duì)數(shù)據(jù)線證在每個(gè)時(shí)鐘周期內(nèi)對(duì)數(shù)據(jù)線SDA采樣兩次采樣兩次。 接收器件收到一個(gè)完整的數(shù)據(jù)字節(jié)后，有可能需要完成接收器件收到一個(gè)完整的數(shù)據(jù)字節(jié)后，有可能需要完成一些其它工作，如處理內(nèi)部中斷服務(wù)等，可能無法立刻接收一些其它工作，如處理內(nèi)部中斷服務(wù)等

9、，可能無法立刻接收下一個(gè)字節(jié)，這時(shí)接收器件可以將下一個(gè)字節(jié)，這時(shí)接收器件可以將SCL線拉成低電平，從而線拉成低電平，從而使主機(jī)處于等待狀態(tài)。直到接收器件準(zhǔn)備好接收下一個(gè)字節(jié)使主機(jī)處于等待狀態(tài)。直到接收器件準(zhǔn)備好接收下一個(gè)字節(jié)時(shí)，再釋放時(shí)，再釋放SCL線使之為高電平，從而使數(shù)據(jù)傳送可以繼續(xù)線使之為高電平，從而使數(shù)據(jù)傳送可以繼續(xù)進(jìn)行。進(jìn)行。 三、數(shù)據(jù)傳送格式三、數(shù)據(jù)傳送格式（1）字節(jié)傳送與應(yīng)答）字節(jié)傳送與應(yīng)答 每一個(gè)字節(jié)必須保證是每一個(gè)字節(jié)必須保證是8位長(zhǎng)度。數(shù)據(jù)傳送時(shí)，先傳位長(zhǎng)度。數(shù)據(jù)傳送時(shí)，先傳送最高位（送最高位（MSB），），每一個(gè)被傳送的字節(jié)后面都必須跟每一個(gè)被傳送的字節(jié)后面都必須跟隨一位

10、應(yīng)答位（即一幀共有隨一位應(yīng)答位（即一幀共有9位）。位）。 （2）數(shù)據(jù)幀格式）數(shù)據(jù)幀格式 I2C總線上傳送的數(shù)據(jù)信號(hào)是廣義的，既包括地址總線上傳送的數(shù)據(jù)信號(hào)是廣義的，既包括地址信號(hào)，又包括真正的數(shù)據(jù)信號(hào)。信號(hào)，又包括真正的數(shù)據(jù)信號(hào)。 在起始信號(hào)后必須傳送一個(gè)從機(jī)的地址（在起始信號(hào)后必須傳送一個(gè)從機(jī)的地址（7位），位），第第8位是數(shù)據(jù)的傳送方向位（位是數(shù)據(jù)的傳送方向位（R/），），用用“0”表示主表示主機(jī)發(fā)送數(shù)據(jù)（機(jī)發(fā)送數(shù)據(jù)（T），），“1”表示主機(jī)接收數(shù)據(jù)（表示主機(jī)接收數(shù)據(jù)（R）。）。每次數(shù)據(jù)傳送總是由主機(jī)產(chǎn)生的終止信號(hào)結(jié)束。但每次數(shù)據(jù)傳送總是由主機(jī)產(chǎn)生的終止信號(hào)結(jié)束。但是，若主機(jī)希望繼續(xù)占用總

11、線進(jìn)行新的數(shù)據(jù)傳送，是，若主機(jī)希望繼續(xù)占用總線進(jìn)行新的數(shù)據(jù)傳送，則可以不產(chǎn)生終止信號(hào)，馬上再次發(fā)出起始信號(hào)對(duì)則可以不產(chǎn)生終止信號(hào)，馬上再次發(fā)出起始信號(hào)對(duì)另一從機(jī)進(jìn)行尋址。另一從機(jī)進(jìn)行尋址。 典型數(shù)據(jù)傳輸格式表示寫操作：表示寫操作：主機(jī)發(fā)送數(shù)據(jù)主機(jī)發(fā)送數(shù)據(jù)從機(jī)應(yīng)答從機(jī)應(yīng)答訪問應(yīng)訪問應(yīng)答設(shè)備答設(shè)備內(nèi)部地內(nèi)部地址，如址，如寄存器寄存器數(shù)數(shù)據(jù)據(jù)傳傳送送總線終止總線終止由主控器發(fā)出由主控器發(fā)出總線開始總線開始由主控器發(fā)出由主控器發(fā)出選定選定要訪要訪問的問的從機(jī)從機(jī)設(shè)備設(shè)備7bits常見的帶I2C總線接口的總線接口的ADC芯片芯片nPCF85918-bit A/D and D/A converterSAA

12、7111:視頻輸入處理芯片SM總線nSystem Management BusnIntel公司在1995年定義的一種新型總線結(jié)構(gòu)，SM總線把處理器與外部設(shè)備之間的接口定義為網(wǎng)絡(luò)接口形式。專用串行接口專用串行接口決定當(dāng)前讀寫模決定當(dāng)前讀寫模式式,1-讀，讀，0-寫寫可雙向數(shù)據(jù)傳輸可雙向數(shù)據(jù)傳輸在寫操作后把數(shù)在寫操作后把數(shù)據(jù)放入設(shè)備內(nèi)部據(jù)放入設(shè)備內(nèi)部存儲(chǔ)器保存存儲(chǔ)器保存該接口不提供片選信號(hào)，不該接口不提供片選信號(hào)，不能被多個(gè)外設(shè)共享能被多個(gè)外設(shè)共享多通道模數(shù)轉(zhuǎn)換器多通道模數(shù)轉(zhuǎn)換器n帶有28路的模數(shù)轉(zhuǎn)換通道的芯片AD78288 Analog Input ChannelsBuilt-In Track-and-Hold Function10 kHz Signal Handling on Each ChannelFast Microprocessor InterfaceFast Conversion Rate: 2.5 s/Channel內(nèi)置ADC的微控制器n有些微控制器內(nèi)部帶有ADC電路，如PIC67c7xx和ATmel公司的AT90S4434n內(nèi)置ADC的微控制器大都采用SAR逐次逼近的AD轉(zhuǎn)換模式參考電壓對(duì)ADC的影響n參考電壓標(biāo)志著AD轉(zhuǎn)換的最大值，參考電壓的誤差會(huì)對(duì)AD轉(zhuǎn)換產(chǎn)生影響。n為提高AD轉(zhuǎn)換精度，有些芯片提供了內(nèi)部參考電壓如MAX1242編解碼