思考題與習(xí)題5-答案

1、思考題與習(xí)題55-1填空： （1）(79.75)10 = ( 1001111.11 )2 =(4F.C)16= ( 01111001.01110101 )8421BCD。（2）(11011011.01)2= ( DB.4 )16 = ( 219.25 )10 = ( 0010 0001 1100.0010 1000 )5421BCD。（3）(1A.2)16=( 26.125 )10=( 0101 1001.0100 0101 1000 )余3碼。（4）(3.39)10=( 11.011 )2，要求轉(zhuǎn)換結(jié)果的絕對(duì)誤差小于(0.02)10。（5）二進(jìn)制碼11000可以是自然數(shù)( 24 )10，也可

2、以是( 8 )10的補(bǔ)碼。（6）(±0.0101 )2的8位二進(jìn)制補(bǔ)碼分別是( 0.0101000)、(1.1011000 )。（7），則X、Y、Z的真值分別為(52 )10、(75 )10、(76 )10。（8）5位無符號(hào)二進(jìn)制數(shù)的取值范圍是( )10，5位原碼的取值范圍是( )10，5位補(bǔ)碼的取值范圍是( )10。（9）某學(xué)院對(duì)在校學(xué)生的學(xué)籍卡片進(jìn)行編碼，其項(xiàng)目要求如題5-1表所示。若采用二進(jìn)制編碼，請(qǐng)將各項(xiàng)應(yīng)用和總計(jì)所需二進(jìn)碼的位數(shù)填入表格。題5-1表項(xiàng) 目入學(xué)年份專業(yè)本/?？瓢嗵?hào)序號(hào)性別合計(jì)說 明例：96年共14個(gè)同樣情況分4班每班50人左右編碼位數(shù)74126121（10）1

3、001個(gè)1異或結(jié)果為（ 1 ），1001個(gè)0同或結(jié)果為（ 0 ）。5-2 判斷正誤：（1）。 ( )（2）因?yàn)?，所以?(× )（3）0。 ( )（4）使等式成立的A1A2A3取值只有001、010、100、111。 ( )（5）若，則。(× )（6）若，則。(× )（7）若，且，則。( )（8）兩個(gè)表達(dá)式不同的邏輯函數(shù)一定不相等。 （ × ）（9）任意兩個(gè)不同的最小項(xiàng)之積恒為0，任意兩個(gè)不同的最大項(xiàng)之和恒為1。 ( )（10）正邏輯函數(shù)表達(dá)式與其負(fù)邏輯函數(shù)表達(dá)式互為對(duì)偶式。 ( )5-3 選擇：（1）( 2.4 )8的8421BCD碼為（ D ）。A、

4、10.1 B、010.100 C、0010.0100 D、0010.0101（2）1001個(gè)X異或運(yùn)算的結(jié)果為（ C ）。A、0 B、1 C、X D、（3）邏輯門輸入A、B和輸出F的波形如題5-3圖a所示，它是（ D ）的波形。A、與非門 B、或非門 C、同或門 D、異或門題5-3圖(a)（4）函數(shù)和為（ B ）邏輯關(guān)系。A、恒等 B、反演 C、對(duì)偶 D、無關(guān)。（5）的反函數(shù)表達(dá)式為（ A ）。A、 B、C、 D、（6）某TTL反相器的延遲時(shí)間tPLH=15ns，tPHL=10ns。該器件輸入占空比為50%的方波時(shí)，頻率不得高于( B )。A、20MHz B、30MHz C、40MHz D、5

5、0MHz（7）能實(shí)現(xiàn)“線與”邏輯功能的門為（ B ），能用于總線連接的門為（ A ）。A、TTL三態(tài)門 B、OC門 C、與非門 D、或非門。（8）題5-3圖b所示電路，當(dāng)E1、E2及E3波形如圖所示時(shí)，輸出F的序列是（ B ）。A、10101 B、11011 C、01110 D、11001題5-3圖(b)（9）已知CMOS門的電壓和電流的額定值為UOH=4.5V、UOL=0.5V、IOH=100mA 、IOL=360mA，門的電壓和電流的額定值為UIH=2V、UIL=0.7V、 IIH=10mA、IIL=0.18 mA，則一個(gè)CMOS門的驅(qū)動(dòng)能力是（C ）。A、無法驅(qū)動(dòng)門 B、只能驅(qū)動(dòng)一個(gè)門C

6、、可以驅(qū)動(dòng)兩個(gè)門 D、可以驅(qū)動(dòng)多達(dá)10個(gè)門（10）TTL與非門多余輸入端可以（A，B，C，D），CMOS或非門多余輸入端可以（A，D）（多選）。A、經(jīng)10k電阻接地 B、經(jīng)10k電阻接電源 C、懸空 D、接其它輸入端。5-4 直接畫出實(shí)現(xiàn)邏輯函數(shù)的門電路，允許反變量輸入。解5-5 直接根據(jù)對(duì)偶規(guī)則和反演規(guī)則，寫出函數(shù)的對(duì)偶函數(shù)和反函數(shù)表達(dá)式。解 ， 。5-6 分別用真值表和表達(dá)式變換法證明下列等式（1） （2）解：（1）（2）真值表（略）5-7 真值表A B CF000000100100011010011011110011115-7 列出的真值表，寫出最小項(xiàng)表達(dá)式和最大項(xiàng)表達(dá)式的變量形式和簡寫

7、形式。解 先將函數(shù)表達(dá)式變換成與或式，然后列出真值表根據(jù)真值表分別寫出最小項(xiàng)表達(dá)式和最大項(xiàng)表達(dá)式5-8 用代數(shù)法化簡下列邏輯函數(shù)（1）；（2）；（3）；（4）。解 （1）， （2）， （3）， （4）（1）（2） = = =（3）CDAB000111100011101111111101（4）5-9 用卡諾圖化簡下列邏輯函數(shù)（1），求出最簡與或式；解 最簡與或式為 （2），求最簡與或式和最簡或與式；解 本題待化簡的函數(shù)是一般或與式，在確定自變量取值與函數(shù)值關(guān)系、填寫卡諾圖時(shí)，應(yīng)該根據(jù)或與式的特點(diǎn)，看函數(shù)值何時(shí)為0：任意一個(gè)和項(xiàng)為0時(shí)，函數(shù)值就為0。構(gòu)成和項(xiàng)的變量全都是0時(shí)，和項(xiàng)才為0。由此，可以

8、在卡諾圖中填入所有的0。圈0得最簡或與式為 ；圈1得最簡與或式為 。CDAB00011110000100001100010CDAB0001111000111101111101111（3），求最簡與或式和最簡或與式；解 最簡與或式 最簡或與式 注意：可以有多種相互等價(jià)的圈法，答案不唯一?。?），且，求最簡與或式和最簡或與式；解 先確定任意項(xiàng)：有兩種不同的圈法，下兩式均可，既是最簡與或式，也是最簡或與式。 BCA00011110011110BCA00011110011110或 （5），且，求最簡與或式；解 逐項(xiàng)填卡諾圖，任意1項(xiàng)為1，Y即為1?；喌米詈喤c或式為：（6），其中C和D不能取相同的值，

9、求最簡與或式；解 填寫卡諾圖，畫圈，得最簡與或式 （7），求最簡或與式，并用或非門實(shí)現(xiàn)（允許反變量輸入）；解 5-10 邏輯函數(shù)的最簡與或式是（ ）（填空），其中任意項(xiàng)可以寫成約束條件表達(dá)式為（ D ）（選擇）。A、 B、C、 D、5-11 有一組合邏輯電路的輸入A、B、C及輸出Z的波形如題5-11圖所示。列出真值表，用卡諾圖化簡法求出最簡與或式，并用與非門實(shí)現(xiàn)。解 真值表如表所示，最簡與或式為，與非門電路圖如圖所示。 真值表A B CZ00010010010101111000101011011111題5-11圖ABZCACBZ&&5-12 已知邏輯函數(shù)，約束條件為。試用卡諾圖

10、化簡該函數(shù)，并用題5-12圖所示與或非門實(shí)現(xiàn)（允許反變量輸入）。解 將給定函數(shù)寫成與或式后填卡諾圖，用與或非門實(shí)現(xiàn)時(shí)，應(yīng)在卡諾圖中圈0，求出最簡或與式，再變換表達(dá)式，得到最簡與或非式。邏輯門多余輸入端置1，也可以與其它輸入端并聯(lián)。1題5-12圖&1AD1BC1ADF5-13已知邏輯門的輸出電平UOH3.6V、UOL0.4V，輸入電平UIH1.4V、UIL1.1V，求該器件的抗干擾容限UN。 解 UN= 0.7V。5-14已知TTL反相器參數(shù)UIH=3V，UIL=0.3V，UOFF=0.8V，UON=1.8V，求其低電平噪聲容限UNL。 解 UNL= 0.5V。5-15某TTL反相器的電

11、流參數(shù)為IIH=20A；IIL=1.4mA；IOH=400A；IOL=14mA，求它的扇出系數(shù)。 解 扇出系數(shù)= 10。題5-16圖5-16題5-16圖所示電路。若均為TTL邏輯門，寫出其輸出函數(shù)表達(dá)式為；若均為CMOS邏輯門，寫出輸出函數(shù)表達(dá)式。解 若均為TTL邏輯門，；若均為CMOS邏輯門， 。5-17 兩個(gè)組合電路如題5-17圖所示，試寫出F和Y的輸出函數(shù)表達(dá)式，列出真值表。&EN1EN=1ABCF&&R+UCCYABC題5-17圖真值表A B CFY0001100111010110110010011101011100011110解 填寫真值表時(shí)，不必寫成與或式，

12、根據(jù)上面的表達(dá)式和邏輯運(yùn)算特征填寫即可。5-18 分析題5-18圖所示電路，求出輸出函數(shù)表達(dá)式，列出真值表，說明其邏輯功能。真值表ABCF00000011010101101001101011001111題5-18圖解 真值表如右表所示；邏輯功能：三變量異或運(yùn)算，或：三變量同或運(yùn)算，或：奇數(shù)個(gè)1判別電路。5-19分析題5-19圖所示電路，寫出輸出函數(shù)的最小項(xiàng)表達(dá)式，列真值表，并說明功能。解 （1），題5-19圖（2）真值表真值表ABF1F20000011010101101（3）功能：1位半加器，F(xiàn)1為進(jìn)位輸出，F(xiàn)2為和輸出。5-20 某培訓(xùn)班開有微機(jī)原理、信息處理、數(shù)字通信和網(wǎng)絡(luò)技術(shù)四門課程，如

13、果通過考試，可分別獲得5分、4分、3分和2分。若課程未通過考試，得0分。至少要獲得9個(gè)學(xué)分才可結(jié)業(yè)。設(shè)計(jì)一個(gè)判斷學(xué)生能否結(jié)業(yè)的邏輯電路，用與非門實(shí)現(xiàn)。解 定義變量A、B、C、D分別表示微機(jī)原理、信息處理、數(shù)字通信和網(wǎng)絡(luò)技術(shù)考試結(jié)果，取值為1表示通過，0表示未通過。定義變量F表示該生能否結(jié)業(yè)，1表示可以結(jié)業(yè)，0表示不能結(jié)業(yè)。用卡諾圖化簡時(shí)，通常可以不必列出真值表，直接畫出卡諾圖。CDAB0001111000011111111101最簡與或式：；最簡與非式：5-21 學(xué)校舉辦游藝會(huì)，規(guī)定男生持紅票入場(chǎng)，女生持綠票入場(chǎng)，持黃票的人無論男女都可入場(chǎng)。如果一個(gè)人持有多種票，只要有符合條件的票就可以入場(chǎng)。

14、試分別用與非門和或非門設(shè)計(jì)入場(chǎng)控制電路。解 定義變量：設(shè)A表示性別，取值0為男，1為女；B、C、D分別表示黃票、紅票、綠票，取值0表示無票，1表示有票。輸出變量F0表示不能入場(chǎng)，F(xiàn)=1表示可以入場(chǎng)。列出真值表。卡諾圖化簡（略），求出函數(shù)F的最簡與或式和或與式真值表ABCDFABCDF00000100000001010011001011010000111101110100111001010111101101101111010111111111變形后，分別用與非門和或非門實(shí)現(xiàn)的電路如圖所示，允許反變量輸入。5-22 設(shè)A、B、C、D分別代表四對(duì)話路，正常工作時(shí)最多只允許兩對(duì)同時(shí)通話，并且A路和B路

15、、C路和D路、A路和D路不允許同時(shí)通話。試用或非門設(shè)計(jì)一個(gè)邏輯電路，指示不能正常工作的情形（不允許反變量輸入）。解 設(shè)A、B、C、D取值為1表示通話，0表示不通話；F=1表示不能正常工作。真值表如表所示。用卡諾圖化簡（略），求得的最簡或與式為。或非門電路如圖所示。真值表ABCDFABCDF00000100000001010011001001010000111101110100011001010101101101100111010111111111題5-23表供血血型受血血型AA, ABBB, ABABABOA, B, AB, O5-23 用與非門為醫(yī)院設(shè)計(jì)一個(gè)血型配對(duì)指示器，當(dāng)供血和受血血型不

16、符合題5-23表所列情況時(shí)，指示燈亮。解 設(shè)供血血型用變量WX的取值表示，受血血型用變量YZ的取值表示，血型編碼為：O型（00）、A型（01）、B型（10）、AB型（11）。F表示血型配對(duì)結(jié)果，F(xiàn)=1表示血型不符，指示燈亮（需要一個(gè)高電平驅(qū)動(dòng)的指示燈）；F=0表示血型配對(duì)成功，指示燈不亮。根據(jù)上述變量定義和血型對(duì)照表，可以導(dǎo)出真值表。采用卡諾圖化簡（圈1）可以求出最簡與或式 WXYZF供受WXYZF供受00000OO10001BO00010OA10011BA00100OB10100BB00110OAB10110BAB01001AO11001ABO01010AA11011ABA01101AB11

17、101ABB01110AAB11110ABAB最簡與非門電路如圖所示（允許反變量輸入）。5-24 試用7483分別實(shí)現(xiàn)將8421BCD碼轉(zhuǎn)換為余3碼的電路、將余3碼轉(zhuǎn)換為8421BCD碼的電路。A3 A2 A1 A0B3 B2 B1 B0C0C4S3 7483842100余3碼0S2S1S011010A3 A2 A1 A0B3 B2 B1 B0C0C4S3 7483842100余3碼0S2S1S000110解5-25 題5-25圖所示電路的輸入信號(hào)為余3碼，試列出該電路的真值表，說明電路完成何種編碼轉(zhuǎn)換？若將輸入A直接連接B1和B0、B3和B2接地，那么電路又完成何種編碼轉(zhuǎn)換？A3 A2 A1

18、 A0B3 B2 B1 B0C0C4S3 7483ABCD0100WXYZ0S2S1S0題5-25圖解 （1）A=0時(shí)，7483執(zhí)行加13（等效于減3）操作；A=1時(shí)，7483執(zhí)行加0操作（等值輸出）。真值表略；功能：余3碼5421BCD碼轉(zhuǎn)換電路。（2）A=0時(shí)，輸入編碼直接輸出；A=1時(shí)，輸入編碼3輸出；功能：5421BCD碼2421BCD碼轉(zhuǎn)換電路。5-26 試用4位全比較器7485實(shí)現(xiàn)4舍5入的電路功能。解 如圖所示，輸入ABCD為1位8421BCD碼，若大于4，則輸出F=1，否則F=0。FA3A2A1A007485B3B2B1B0ABCD0100015-27 題5-27圖中8421B

19、CD編碼器輸入、輸出高電平有效，8421BCD碼由DCBA輸出，試寫出函數(shù)F(D,C,B,A)的與或式，說明何時(shí)LED亮，并進(jìn)一步說明電路功能。題5-28圖Y0Y1Y2Y374148EOEIY0Y1Y2I0I1I7I1I7I8I9&&11I0&111&&題5-27圖解 ，顯然，當(dāng)DCBA0001、0011、0101、0111、1001時(shí)，F(xiàn)=1；即當(dāng)BCD碼為奇數(shù)時(shí)，F(xiàn)=1，燈亮；8421碼為奇數(shù)對(duì)應(yīng)于編碼輸入、分別有效。該電路的功能是：奇數(shù)編號(hào)的編碼輸入信號(hào)有效時(shí)，燈亮。5-28 8線3線優(yōu)先編碼器74148接成題5-28圖所示電路，試說明該電路的邏輯

20、功能和工作原理。解 該電路利用8線3線優(yōu)先編碼器74148實(shí)現(xiàn)了一個(gè)8421碼優(yōu)先編碼器，輸入低電平有效，輸出為原碼。當(dāng)為0時(shí)，右邊的與非門輸出1，74148不使能，其編碼輸出為111，整個(gè)電路的輸出Y3Y2Y1Y0=1001；當(dāng)為1、為0、時(shí)，右邊的與非門輸出1，74148不使能，其編碼輸出為111，整個(gè)電路的輸出Y3Y2Y1Y0=1000；當(dāng)=1，=0時(shí)，右邊的與非門輸出0，74148使能，其編碼輸出為000，整個(gè)電路的輸出Y3Y2Y1Y0=0111；題5-29表輸入輸出ABY0Y1Y2Y3001000010100100010110001其它情況依此類推。5-29某電路的真值表如題5-29

21、表所示，寫出Y1的最小項(xiàng)表達(dá)式和Y3的最大項(xiàng)表達(dá)式，說明該電路的邏輯功能。解 Y1的最小項(xiàng)表達(dá)式為，Y3的最大項(xiàng)表達(dá)式為，該電路的邏輯功能是輸出高電平有效的24譯碼器。5-30 1位全減器是考慮低位借位的兩個(gè)1位二進(jìn)制數(shù)的減法運(yùn)算電路，題5-30圖是用74138實(shí)現(xiàn)的1位全減器，試寫出輸出表達(dá)式，列出真值表，說明各輸入、輸出信號(hào)含義。真值表A B CYX0 0 0000 0 1110 1 0110 1 1101 0 0011 0 1001 1 0001 1 111題5-30圖YA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7&&XABC100 解 題5-3

22、1圖真值表如上，輸入A是被加數(shù)，B是減數(shù)，C是來自低位的借位輸入；輸出Y是向高位的借位輸出，X是本位的差。5-31 題5-31圖所示電路中，BIN/QUAD是2-4線譯碼器，低電平使能，編碼輸入端A1A0輸入二進(jìn)制編碼，譯碼輸出端0、1、2、3高電平有效。試說明電路的工作原理，寫出函數(shù)F的表達(dá)式，說明電路的邏輯功能。解 A=0時(shí)，上面的2-4線譯碼器使能，根據(jù)BC的值相應(yīng)的譯碼輸出端為1。以圖示Y1為例，顯然，只有在A=0，且 BC=01時(shí)，才有Y1=1，即Y1與ABC=001對(duì)應(yīng)，輸出高電平有效，所以Y1輸出為ABC的最小項(xiàng)m1。A=1時(shí)，下面的譯碼器使能，同理可得，圖示Y7僅在ABC=11

23、1時(shí)為1，因此Y7=m7。該電路中的兩個(gè)24線譯碼器級(jí)聯(lián)擴(kuò)展為輸出高電平有效的38譯碼器，擴(kuò)展方法是用輸入編碼的最高位A分別使能兩個(gè)24線譯碼器，編碼輸入的兩個(gè)低位信號(hào)B、C用于兩個(gè)24線譯碼器的片內(nèi)譯碼，級(jí)聯(lián)后的譯碼輸出從上到下為Y0到Y(jié)7。功能：奇偶判別。當(dāng)輸入變量中有奇數(shù)個(gè)取值為1時(shí)，輸出為1。5-32 某邏輯函數(shù)F(A,B,C)，時(shí)，；時(shí)，。試用74138實(shí)現(xiàn)該函數(shù)。真值表ABCF00000011010101101000101011001111解 A2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7ABC100F&5-33客運(yùn)列車分為高鐵（G）、動(dòng)車（D）和快

24、車（K），發(fā)車優(yōu)先順序依次為高鐵、動(dòng)車、快車，同一時(shí)間內(nèi)只能有一種列車從車站開出，即只能給出一個(gè)開車信號(hào)。試用74138構(gòu)造一個(gè)滿足上述要求的排隊(duì)電路，畫出電路圖。真值表GDKLGLDLK000000001001010010011010100100101100110100111100解 設(shè)三種車輛對(duì)應(yīng)變量G、D、K取值為1表示請(qǐng)求發(fā)車；發(fā)車指示燈為高鐵LG、動(dòng)車LD、快車LK，為1時(shí)給出開車信號(hào)（相應(yīng)燈亮）。要設(shè)計(jì)的電路是三輸入、三輸出電路，真值表，表達(dá)式，電路圖如下。LKA2A1A074138G1G2AG2BY0Y1Y2Y3Y4Y5Y6Y71GDK100LGLD&，。5-34 已知數(shù)

25、據(jù)選擇器74151構(gòu)成的邏輯電路如題5-34圖所示，寫出輸出函數(shù)的最小項(xiàng)表達(dá)式。解 (3,4,5,8,9,10,15）。GD0D1D2D3D4D5D6D7YA2A1A074151Z2Z1Z0FG1Y0Y1Y2Y3Y4Y5Y6Y7A2A1A074138G2AG2BX2X1X01題5-35圖GD0 D1 D2 D3 D4 D5 D6 D7Y1A2A1A074151FABC1DDD題5-34圖5-35由譯碼器74138和數(shù)據(jù)選擇器74151組成題5-35圖所示電路。X2X1X0及Z2Z1Z0為兩個(gè)三位二進(jìn)制數(shù)。試分析電路的邏輯功能。解 74138的輸出是X2X1X0的最大項(xiàng)（最小項(xiàng)的非），其中是X2

26、X1X0的最小項(xiàng)；74151輸出，其中是Z2Z1Z0的最小項(xiàng)，。注意到譯碼器只有X2X1X0編碼值對(duì)應(yīng)的輸出端為0，所以只有當(dāng)選擇器的地址Z2Z1Z0與X2X1X0相等時(shí)，輸出F才為0。該電路的功能是兩個(gè)三位二進(jìn)制碼X2X1X0和Z2Z1Z0取值一致判別電路，相同時(shí)F=0。5-36 分析題5-36圖所示由數(shù)據(jù)選擇器74151和加法器7483組成的邏輯電路。寫出電路中信號(hào)F的最小項(xiàng)表達(dá)式，列出電路真值表。解 電路中的74151實(shí)現(xiàn)了一個(gè)4變量邏輯函數(shù)，X3=0時(shí)，74151所有數(shù)據(jù)輸入端都為0，從而F=0；當(dāng)X3=1，且X2X1X0=000和001時(shí)，F(xiàn)=0；X2X1X0=010111時(shí)，F(xiàn)=1

27、。綜合來看，X3X2X1X0取值為00001001時(shí)，F(xiàn)=0；10101111時(shí)，F(xiàn)=1，這是一個(gè)判斷輸入X是否大于9的電路，當(dāng)輸入X大于9時(shí)，F(xiàn)=1；否則F=0。 再看7483，F(xiàn)=0時(shí)，整個(gè)電路的輸出Y=X；F=1時(shí)，Y=X+6。真值表略。題5-36圖題5-37圖A1A01GD0 D1 D2 D3 YFBC74153A1A0GD0 D1 D2 D3 Y741531AD15-37 74153是雙4選1數(shù)據(jù)選擇器，兩個(gè)4選1共用地址信號(hào)A1A0，有各自的片選端，低電平有效。題5-37圖是用1片74153構(gòu)成的4人表決電路，試寫出輸出函數(shù)的最小項(xiàng)表達(dá)式，列出真值表，說明該電路是如何用兩個(gè)4選1實(shí)現(xiàn)四變量邏輯函數(shù)的。解 A=0時(shí)，左邊的4選1使能，輸出；此時(shí)右邊4選1輸出。 A=1時(shí)，右邊的4選1使能，輸出；此時(shí)左邊4選1輸出。輸出函數(shù)的最小項(xiàng)表達(dá)式為 真值表略。電路結(jié)構(gòu)特點(diǎn)：該電路用A變量選擇兩個(gè)4選1，輸出用或門合并，構(gòu)成了一個(gè)8選1，其地址變量是ABC，數(shù)據(jù)端D0D7從左到右，輸出是F，用這個(gè)8選1實(shí)現(xiàn)4變量邏輯函數(shù)。5-38 設(shè)計(jì)一個(gè)符合題5-38表的函數(shù)發(fā)生器，S1、S0為功能選擇輸入，A、B為數(shù)據(jù)輸入，F(xiàn)為函數(shù)輸出。試用數(shù)據(jù)選擇器74151實(shí)現(xiàn)（允許反變量輸入）。真值表S1S0ABFDi00000D0=01000101D1=11101000D2=B1