EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書(shū)_2012

1、數(shù)字系統(tǒng)EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書(shū)EDA課程組序 言EDA技術(shù)及應(yīng)用實(shí)驗(yàn)指導(dǎo)書(shū)是與理論課程EDA技術(shù)及應(yīng)用配套開(kāi)出的，是電子信息類專業(yè)的一門專業(yè)實(shí)驗(yàn)課程，對(duì)電子信息類專業(yè)的學(xué)生具有非常重要的作用。本實(shí)驗(yàn)課與理論課同時(shí)進(jìn)行，同學(xué)們?cè)谧霰緦?shí)驗(yàn)之前必須具備以下的基礎(chǔ)知識(shí)：1、數(shù)字電路的基礎(chǔ)知識(shí)；2、電子計(jì)算機(jī)常用操作系統(tǒng)的使用方法；3、一定的英語(yǔ)基礎(chǔ)；4、必須有一定的理論知識(shí)做基礎(chǔ)，與理論課同時(shí)進(jìn)行。PLD（可編程邏輯器件）是與ISP（在系統(tǒng)可編程）技術(shù)和EDA（電子設(shè)計(jì)自動(dòng)化）工具緊密結(jié)合、同時(shí)進(jìn)行的。它代表了數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域的最高水平，給數(shù)字電路的設(shè)計(jì)帶來(lái)了革命性的變化。從70 年代第一片可編程邏輯器

2、件PROM的誕生到現(xiàn)在的CPLD/FPGA，數(shù)字系統(tǒng)的設(shè)計(jì)發(fā)生了本質(zhì)的變化。從傳統(tǒng)的對(duì)電路板的設(shè)計(jì)到現(xiàn)在的基于芯片的設(shè)計(jì)，使得數(shù)字系統(tǒng)設(shè)計(jì)的效率大大提高，產(chǎn)品更新速度大大加快，設(shè)計(jì)周期大大變短。本實(shí)驗(yàn)不同于其它實(shí)驗(yàn)，他的實(shí)驗(yàn)手段和實(shí)驗(yàn)方法都有了重大的變化，主要體現(xiàn)在以下幾個(gè)方面：1、實(shí)驗(yàn)方法不同本實(shí)驗(yàn)是在PC、實(shí)驗(yàn)箱和相關(guān)軟件搭配成的專用實(shí)驗(yàn)平臺(tái)上，用原理圖或文本進(jìn)行輸入，按以下流程反復(fù)對(duì)設(shè)計(jì)源文件進(jìn)行修改，直到其設(shè)計(jì)滿足要求為止。修改修改修改編寫源文件編譯仿真下載修改系統(tǒng)測(cè)試2、本實(shí)驗(yàn)課的目的學(xué)生學(xué)習(xí)完本實(shí)驗(yàn)課后，應(yīng)達(dá)到如下的要求：1）能熟練使用本實(shí)驗(yàn)的配套EDA軟件Mux+plus；2）掌

3、握PLD 芯片的基本使用方法，能用現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法進(jìn)行基本的數(shù)字系統(tǒng)設(shè)計(jì)；3）掌握?qǐng)D形編輯和VHDL文本編輯兩種設(shè)計(jì)方法，重點(diǎn)是VHDL文本編輯；4）具備基本的開(kāi)發(fā)能力，為后續(xù)學(xué)習(xí)打下堅(jiān)實(shí)的基礎(chǔ)。實(shí)驗(yàn)規(guī)則為了維護(hù)正常的實(shí)驗(yàn)教學(xué)次序，提高實(shí)驗(yàn)課的教學(xué)質(zhì)量，順利的完成各項(xiàng)實(shí)驗(yàn)任務(wù)，確保人身、設(shè)備安全，特制定如下實(shí)驗(yàn)規(guī)則：一、實(shí)驗(yàn)前必須充分預(yù)習(xí)，完成指定的預(yù)習(xí)內(nèi)容，并寫出預(yù)習(xí)報(bào)告，預(yù)習(xí)要求如下：1、認(rèn)真閱讀本實(shí)驗(yàn)指導(dǎo)書(shū)，分析掌握本次實(shí)驗(yàn)的基本原理；2、完成各實(shí)驗(yàn)預(yù)習(xí)要求中指定的內(nèi)容；3、熟悉實(shí)驗(yàn)任務(wù)。二、實(shí)驗(yàn)時(shí)，認(rèn)真、仔細(xì)的寫出源程序，進(jìn)行調(diào)試，有問(wèn)題向指導(dǎo)老師舉手提問(wèn)；調(diào)試成功準(zhǔn)備下載時(shí)，必

4、須請(qǐng)示指導(dǎo)老師，得到允許方可下載。三、實(shí)驗(yàn)時(shí)注意觀察，如發(fā)現(xiàn)有異?，F(xiàn)象（電腦故障或?qū)嶒?yàn)箱故障），必須及時(shí)報(bào)告指導(dǎo)老師，嚴(yán)禁私自亂動(dòng)。四、實(shí)驗(yàn)過(guò)程中應(yīng)仔細(xì)觀察實(shí)驗(yàn)現(xiàn)象，認(rèn)真記錄實(shí)驗(yàn)數(shù)據(jù)、波形、邏輯關(guān)系及其它現(xiàn)象，記錄的原始結(jié)果必須經(jīng)指導(dǎo)教師審閱簽字后，方可離開(kāi)。五、自覺(jué)保持實(shí)驗(yàn)室的肅靜、整潔；實(shí)驗(yàn)結(jié)束后，必須清理實(shí)驗(yàn)桌，將實(shí)驗(yàn)設(shè)備、工具、導(dǎo)線按規(guī)定放好，并填寫儀器設(shè)備使用記錄。六、凡有下列情況之一者，不準(zhǔn)做實(shí)驗(yàn)：1、沒(méi)有寫預(yù)習(xí)報(bào)告者；2、實(shí)驗(yàn)開(kāi)始后遲到10 分鐘以上者；3、實(shí)驗(yàn)中不遵守實(shí)驗(yàn)室有關(guān)規(guī)定，不愛(ài)護(hù)儀器，表現(xiàn)不好而又不服從管理教育者；七、實(shí)驗(yàn)后，必須認(rèn)真作好實(shí)驗(yàn)報(bào)告，下次實(shí)驗(yàn)時(shí)交實(shí)驗(yàn)指導(dǎo)

5、老師批閱。沒(méi)交實(shí)驗(yàn)報(bào)告者，在規(guī)定時(shí)間里必須交給實(shí)驗(yàn)指導(dǎo)老師，否則視為缺做一次實(shí)驗(yàn)。八、一次未做實(shí)驗(yàn)，本實(shí)驗(yàn)課成績(jī)視為不及格，原則上與下一屆學(xué)生進(jìn)行重修。以上實(shí)驗(yàn)規(guī)則，請(qǐng)同學(xué)們自覺(jué)遵守，并互相監(jiān)督。注意：請(qǐng)參加實(shí)驗(yàn)的同學(xué)每次實(shí)驗(yàn)后將自己的源程序拷貝備用。數(shù)字系統(tǒng)實(shí)驗(yàn)室儀器設(shè)備操作規(guī)程1、 指導(dǎo)教師或?qū)嶒?yàn)工作人員應(yīng)密切注視實(shí)驗(yàn)人員的操作行為，如發(fā)現(xiàn)不按操作規(guī)程辦事，或隨意亂動(dòng)室內(nèi)的儀器設(shè)備，應(yīng)予以制止；2、 進(jìn)行本實(shí)驗(yàn)的學(xué)生，應(yīng)具備一定的電腦知識(shí)，基本熟悉windows操作系統(tǒng)的應(yīng)用；3、 實(shí)驗(yàn)前，學(xué)生應(yīng)在實(shí)驗(yàn)教師的指導(dǎo)下，學(xué)習(xí)實(shí)驗(yàn)軟件max+plus軟件的基本使用方法，了解數(shù)字邏輯實(shí)驗(yàn)箱的使用方

6、法，并在實(shí)驗(yàn)中逐步熟悉；4、 本實(shí)驗(yàn)室的儀器設(shè)備較貴重，嚴(yán)禁隨意亂動(dòng)；嚴(yán)禁在電腦上私設(shè)密碼；實(shí)驗(yàn)時(shí)，必須按實(shí)驗(yàn)程序進(jìn)行；5、 實(shí)驗(yàn)中，對(duì)于學(xué)生使用的各種儀器、儀表及實(shí)驗(yàn)連線，必須經(jīng)實(shí)驗(yàn)指導(dǎo)教師審查確認(rèn)后，方可接通電源；通電后，應(yīng)隨時(shí)觀察是否正常工作，如發(fā)現(xiàn)異常情況，應(yīng)立即切斷電源，并報(bào)告指導(dǎo)教師，在故障未排除之前，嚴(yán)禁強(qiáng)行通電，否則后果自負(fù)；6、 學(xué)生在指定桌上實(shí)驗(yàn)，除本桌儀器外，不得擅自取用其它儀器設(shè)備；如確需要取用，須經(jīng)指導(dǎo)教師同意；7、 實(shí)驗(yàn)過(guò)程中，如發(fā)現(xiàn)損壞儀器設(shè)備、儀表工具，或軟件不能正常使用等情況，應(yīng)立即報(bào)告指導(dǎo)教師或?qū)嶒?yàn)工作人員；8、 實(shí)驗(yàn)完畢后，實(shí)驗(yàn)人員應(yīng)清點(diǎn)好實(shí)驗(yàn)所用的一切儀

7、器設(shè)備，并經(jīng)實(shí)驗(yàn)指導(dǎo)教師同意后方可離開(kāi)；9、違規(guī)操作損壞的設(shè)備，除照價(jià)賠償外，并給予相應(yīng)的紀(jì)律處分。實(shí)驗(yàn)一 八位全加器的設(shè)計(jì)一、 預(yù)習(xí)內(nèi)容1. 結(jié)合教材中的介紹熟悉MAX+PLUS軟件的使用及設(shè)計(jì)流程；2. 八位全加器設(shè)計(jì)原理。二、實(shí)驗(yàn)?zāi)康?. 圖形設(shè)計(jì)方法二、實(shí)驗(yàn)?zāi)康?. 掌握?qǐng)D形設(shè)計(jì)方法；2. 熟悉MAX+PLUS軟件的使用及設(shè)計(jì)流程；3. 掌握全加器原理，能進(jìn)行多位加法器的設(shè)計(jì)。三、實(shí)驗(yàn)器材三、 實(shí)驗(yàn)器材PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干四、實(shí)驗(yàn)要求 1、用VHDL設(shè)計(jì)一個(gè)四位并行全加器； 2、用圖形方式構(gòu)成一個(gè)八位全加器的頂層文件； 3、完成八位全加器

8、的時(shí)序仿真。五、實(shí)驗(yàn)原理與內(nèi)容1、原理：加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如：為了節(jié)省資源，減法器和硬件乘法器都可由加法器來(lái)構(gòu)成。但寬位加法器的設(shè)計(jì)是很耗費(fèi)資源的，因此在實(shí)際的設(shè)計(jì)和相關(guān)系統(tǒng)的開(kāi)發(fā)中需要注意資源的利用率和進(jìn)位速度等兩方面的問(wèn)題。多位加法器的構(gòu)成有兩種方式：并行進(jìn)位和串行進(jìn)位方式。并行進(jìn)位加法器設(shè)有并行進(jìn)位產(chǎn)生邏輯，運(yùn)算速度快；串行進(jìn)位方式是將全加器級(jí)聯(lián)構(gòu)成多位加法器。通常，并行加法器比串行級(jí)聯(lián)加法器占用更多的資源，并且隨著位數(shù)的增加，相同位數(shù)的并行加法器比串行加法器的資源占用差距也會(huì)越來(lái)越大。實(shí)驗(yàn)表明，4 位二進(jìn)制并行加法器和串行級(jí)聯(lián)加法器占用幾乎相同的資源。這樣，多位數(shù)加法

9、器由4 位二進(jìn)制并行加法器級(jí)聯(lián)構(gòu)成是較好的折中選擇。因此本實(shí)驗(yàn)中的8 位加法器采用兩個(gè)4位二進(jìn)制并行加法器級(jí)聯(lián)而成。2、實(shí)現(xiàn)框圖： 1）四位加法器 四位加法器可以采用四個(gè)一位全加器級(jí)連成串行進(jìn)位加法器，實(shí)現(xiàn)框圖如下圖所示，其中CSA為一位全加器。顯然，對(duì)于這種方式，因高位運(yùn)算必須要等低位進(jìn)位來(lái)到后才能進(jìn)行，因此它的延遲非?？捎^，高速運(yùn)算肯定無(wú)法勝任。通過(guò)對(duì)串行進(jìn)位加法器研究可得：運(yùn)算的延遲是由于進(jìn)位的延遲。因此，減小進(jìn)位的延遲對(duì)提高運(yùn)算速度非常有效。下圖是減少了進(jìn)位延遲的一種實(shí)現(xiàn)方法。可見(jiàn)，將迭代關(guān)系去掉，則各位彼此獨(dú)立，進(jìn)位傳播不復(fù)存在。因此，總的延遲是兩級(jí)門的延遲，其高速也就自不待言。2）

10、八位加法器用兩個(gè)并行四位加法器實(shí)現(xiàn)一個(gè)八位加法器的框圖如下：六、實(shí)驗(yàn)步驟1、 用VHDL語(yǔ)言或圖形輸入法設(shè)計(jì)一個(gè)并行四位全加器；2、 利用步驟一得到的四位全加器使用圖形輸入法實(shí)現(xiàn)一個(gè)8位全加器；3、 對(duì)最后的頂層文件進(jìn)行編譯、仿真；4、 如果時(shí)間有余可以直接設(shè)計(jì)一個(gè)八位的串行全加器，比較上述兩種方法 綜合后的不同（主要從消耗資源和運(yùn)算速度考慮）。七、實(shí)驗(yàn)報(bào)告1、寫出實(shí)驗(yàn)源程序，并附上綜合結(jié)果和仿真波形；2、分析實(shí)驗(yàn)結(jié)果；3、 心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ?；本次?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自己的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等

11、等。4、完成實(shí)驗(yàn)思考題。八、問(wèn)題及思考試設(shè)計(jì)一由8 位二進(jìn)制加法器為基本元件構(gòu)成的8位減法器。提示：根據(jù)二進(jìn)制數(shù)相減等于補(bǔ)碼相加的原理，將減數(shù)的每一位取反，同時(shí)將加法器的借位輸入置為高電平（這種方法占用資源最少）。注意：這種結(jié)構(gòu)的減法器，其溢出或借位的輸出電平為0。實(shí)驗(yàn)二 用七段LED顯示8421BCD碼的VHDL設(shè)計(jì)一、預(yù)習(xí)內(nèi)容1、 結(jié)合附錄一了解EDA實(shí)驗(yàn)箱的原理；2、 七段LED顯示原理；3、 怎樣用VHDL實(shí)現(xiàn)8421BCD碼在七段LED數(shù)碼管上顯示。二、實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?. 了解VHDL進(jìn)行EDA設(shè)計(jì)的基本步驟；2. 學(xué)會(huì)用MAX+PLUS進(jìn)行時(shí)序仿真；3. 了解EDA實(shí)驗(yàn)箱的基本功

12、能；三、實(shí)驗(yàn)器材驗(yàn)器材PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干四、實(shí)驗(yàn)要求1. 用VHDL設(shè)計(jì)具有清除端、使能端，計(jì)數(shù)范圍為0-999的計(jì)數(shù)器設(shè)計(jì)。輸出為8421BCD碼；2. 用VHDL設(shè)計(jì)七段LED譯碼顯示電路；3. MAX+PLUS進(jìn)行時(shí)序仿真；4. 下載該程序驗(yàn)證程序是否正確；5. 請(qǐng)事先準(zhǔn)備一個(gè)軟盤或優(yōu)盤，本實(shí)驗(yàn)程序需要保存，后面實(shí)驗(yàn)需要用到。五、實(shí)驗(yàn)原理與內(nèi)容1、 8421BCD編碼 在數(shù)字系統(tǒng)中常用四位二進(jìn)制代碼來(lái)表示一位十進(jìn)制數(shù)字0、1、2、9，稱之為二十進(jìn)制代碼，即BCD碼。將十進(jìn)制數(shù)編成BCD碼的電路，稱為稱二十進(jìn)制（BCD）編碼器。二-十進(jìn)制編

13、碼的方案很多，若BCD編碼器采用8421編碼方案，稱為8421BCD編碼器。2、 七段譯碼器下圖為譯碼器邏輯圖，請(qǐng)按圖進(jìn)行連線。其中A，B，C，D 接撥號(hào)開(kāi)關(guān)，a，b，c，d，e，f，g 接數(shù)碼顯示接口，管腳映射均為I/O 口，映射后，通過(guò)撥號(hào)開(kāi)關(guān)改變輸入二進(jìn)制碼，則輸出數(shù)碼管上顯示相應(yīng)的數(shù)值。3、 譯碼器真值表數(shù)值輸入輸出ABCDabCdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101

14、110111B10110011111C11001001110D11010111101E11101001111F11111000111六、實(shí)驗(yàn)步驟1、寫出七段譯碼器和具有清除端、使能端，計(jì)數(shù)范圍為0-999的計(jì)數(shù)器的VHDL源程序，編譯通過(guò)；2、進(jìn)行波形仿真；3、選定器件、映射管腳、編譯、下載。七、實(shí)驗(yàn)報(bào)告1、寫出實(shí)驗(yàn)源程序，畫出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ?；本次?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思考題。八、問(wèn)題及思考如果要求譯出09和，程

15、序該如何修改呢？實(shí)驗(yàn)三 掃描顯示電路設(shè)計(jì)一、預(yù)習(xí)內(nèi)容 1、什么是掃描顯示； 2、怎樣實(shí)現(xiàn)數(shù)碼顯示； 3、寫出原理草圖，寫出源程序。二、 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?、進(jìn)一步熟悉用VHDL進(jìn)行EDA設(shè)計(jì)方法；2、本實(shí)驗(yàn)與實(shí)驗(yàn)二的不同之處在八個(gè)數(shù)碼管都要穩(wěn)定地顯示；3、進(jìn)一步了解EDA實(shí)驗(yàn)箱的基本功能；三、 實(shí)驗(yàn)器材實(shí)驗(yàn)器材PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干四、 實(shí)驗(yàn)要求五、1、用VHDL設(shè)計(jì)一個(gè)掃描顯示電路，使得八個(gè)數(shù)碼管能同時(shí)顯示（要求顯示的值為自己的學(xué)號(hào)+100，如學(xué)號(hào)為1，則數(shù)碼管顯示101，多出的數(shù)碼管全顯示0），然后編譯、仿真；2、下載該程序，驗(yàn)證程序是否正確。

16、3、請(qǐng)事先準(zhǔn)備一個(gè)軟盤或優(yōu)盤，本實(shí)驗(yàn)程序需要保存，后面實(shí)驗(yàn)需要用到。五、實(shí)驗(yàn)原理與內(nèi)容數(shù)碼顯示板上一共有8 個(gè)數(shù)碼管，如果按照傳統(tǒng)的數(shù)碼管驅(qū)動(dòng)方式（靜態(tài)掃描方式），則需要8 個(gè)七段譯碼器進(jìn)行驅(qū)動(dòng)，這樣既浪費(fèi)資源，有時(shí)電路工作也不可靠。所以現(xiàn)在最常見(jiàn)的數(shù)碼管驅(qū)動(dòng)電路已經(jīng)不用上述的靜態(tài)掃描方式了，而是采用動(dòng)態(tài)掃描顯示的方式，這種方式只需一個(gè)譯碼器就可以實(shí)現(xiàn)電路正常、可靠的工作，這樣大大節(jié)省資源。動(dòng)態(tài)數(shù)碼掃描顯示方式是利用了人眼的視覺(jué)暫留效應(yīng)，把八個(gè)數(shù)碼管按一定順序（從左至右或從右至左）進(jìn)行點(diǎn)亮，當(dāng)點(diǎn)亮的頻率（即掃描頻率）不大時(shí)，我們看到的是數(shù)碼管一個(gè)個(gè)的點(diǎn)亮，然而，當(dāng)點(diǎn)亮頻率足夠大時(shí)，我們看到的不

17、再是一個(gè)一個(gè)的點(diǎn)亮，而是全部同時(shí)顯示（點(diǎn)亮），與傳統(tǒng)方式得到的視覺(jué)效果完全一樣。因此我們只要給數(shù)碼管這樣一個(gè)掃描頻率，那么就可以實(shí)現(xiàn)兩個(gè)以上的數(shù)碼管同時(shí)點(diǎn)亮。而這個(gè)頻率我們可以通過(guò)一個(gè)計(jì)數(shù)器來(lái)產(chǎn)生，只要計(jì)數(shù)頻率足夠大，就可以實(shí)現(xiàn)我們的要求。事實(shí)上，因?yàn)閿?shù)碼管點(diǎn)亮不是瞬間就可以的，它也需要一定的時(shí)間，該時(shí)間與數(shù)碼管的選擇有關(guān)系。為了折中這一對(duì)矛盾，實(shí)驗(yàn)中一般可將計(jì)數(shù)頻率選擇在100Hz左右肯定可以滿足上述兩個(gè)要求。動(dòng)態(tài)數(shù)碼掃描顯示的硬件電路設(shè)計(jì)要求是：對(duì)共陰數(shù)碼管，將其公共端陰極接三八譯碼器的輸出，三八譯碼器的輸入為位選信號(hào)輸入；將8 個(gè)（或更多）的數(shù)碼管的相同段接在一起，然后引出。原理圖如下：

18、六、實(shí)驗(yàn)步驟六、實(shí)驗(yàn)步驟1、調(diào)出實(shí)驗(yàn)二的源程序，檢查是否正確；2、修改實(shí)驗(yàn)二程序?qū)崿F(xiàn)0999的8421BCD碼，并將結(jié)果通過(guò)數(shù)碼管顯示；3、編譯、仿真程序；4、下載程序判斷是否正確。七、實(shí)驗(yàn)報(bào)告1、寫出實(shí)驗(yàn)源程序，畫出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ帲槐敬螌?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思考題。八、問(wèn)題及思考掃描在視頻顯示中的應(yīng)用。實(shí)驗(yàn)四 數(shù)字頻率計(jì)的設(shè)計(jì)及實(shí)現(xiàn)一、預(yù)習(xí)內(nèi)容1、什么是數(shù)字頻率計(jì)；2、數(shù)字頻率計(jì)實(shí)現(xiàn)原理；3、寫出原理草圖和源程

19、序。二、實(shí)驗(yàn)?zāi)康亩?shí)驗(yàn)?zāi)康?、學(xué)會(huì)數(shù)字頻率計(jì)的設(shè)計(jì)方法；2、掌握自頂向下的設(shè)計(jì)方法，體會(huì)其優(yōu)越性。三、實(shí)驗(yàn)器材三、實(shí)驗(yàn)器材PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干四、實(shí)驗(yàn)要求1、用VHDL完成8位數(shù)字頻率計(jì)的設(shè)計(jì), 該頻率計(jì)要求頻率測(cè)量范圍：1 Hz 20 MHz；測(cè)量誤差0.1%；具有清零復(fù)位功能；頻率測(cè)量結(jié)果用八位數(shù)碼管穩(wěn)定顯示；2、用實(shí)驗(yàn)系統(tǒng)箱實(shí)現(xiàn)該頻率計(jì)，并用數(shù)碼管顯示所測(cè)的頻率值。五、實(shí)驗(yàn)原理與內(nèi)容1、測(cè)頻原理若某一信號(hào)在T秒時(shí)間里重復(fù)變化了N 次，則根據(jù)頻率的定義可知該信號(hào)的頻率fs 為：fs=N/T 通常測(cè)量時(shí)間T取1秒或它的十進(jìn)制時(shí)間。頻率計(jì)方框圖

20、如下：1）時(shí)基T 產(chǎn)生電路：提供準(zhǔn)確的計(jì)數(shù)時(shí)間T。晶振產(chǎn)生一個(gè)振蕩頻率穩(wěn)定的脈沖，通過(guò)分頻整形、門控雙穩(wěn)后，產(chǎn)生所需寬度的基準(zhǔn)時(shí)間T的脈沖，又稱閘門時(shí)間脈沖。注意：分頻器一般采用計(jì)數(shù)器完成，計(jì)數(shù)器的模即為分頻比。2）計(jì)數(shù)脈沖形成電路：將被測(cè)信號(hào)變換為可計(jì)數(shù)的窄脈沖，其輸出受閘門脈沖的控制。3）計(jì)數(shù)顯示電路：對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)，顯示被測(cè)信號(hào)的頻率。計(jì)數(shù)器一般采用多位10 進(jìn)制計(jì)數(shù)器；控制邏輯電路控制計(jì)數(shù)的工作程序：準(zhǔn)備、計(jì)數(shù)、顯示、復(fù)位和準(zhǔn)備下一次測(cè)量。2、具體實(shí)現(xiàn)：1) 測(cè)頻控制邏輯電路（以1 秒為例）2） 產(chǎn)生一個(gè)1秒脈寬的周期信號(hào)；3） 對(duì)計(jì)數(shù)器的每一位計(jì)數(shù)使能進(jìn)行控制；4） 完成下一次測(cè)

21、量前的計(jì)數(shù)器復(fù)位；以下是一種可能的時(shí)序關(guān)系：5） 10 進(jìn)制計(jì)數(shù)器要求具有計(jì)數(shù)使能端CNTEN、復(fù)位端CLR、進(jìn)位輸出端CO。3、元件例化圖（方框圖）：注意：用8個(gè)十進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)1MHz 計(jì)數(shù)。六、實(shí)驗(yàn)步驟六、實(shí)驗(yàn)步驟1、畫出實(shí)驗(yàn)原理方框圖；2、設(shè)計(jì)各個(gè)元件；3、進(jìn)行元件例化；4、下載程序，查看數(shù)碼管顯示的頻率是否和待測(cè)的頻率相同。七、實(shí)驗(yàn)報(bào)告1、寫出實(shí)驗(yàn)源程序，畫出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ?；本次?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思

22、考題。八、問(wèn)題及思考1、怎樣實(shí)現(xiàn)測(cè)頻范圍的擴(kuò)大；2、怎樣提高測(cè)量的精確度。選作實(shí)驗(yàn) 序列發(fā)生器和檢測(cè)器的設(shè)計(jì)一、預(yù)習(xí)內(nèi)容1、預(yù)習(xí)序列發(fā)生器和檢測(cè)器的基本工作原理；2、畫出實(shí)驗(yàn)原理草圖；3、寫出實(shí)驗(yàn)的基本步驟和源程序。二、實(shí)驗(yàn)?zāi)康?、掌握序列發(fā)生器和檢測(cè)器的工作原理；2、學(xué)會(huì)用狀態(tài)機(jī)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)。三、實(shí)驗(yàn)器材PC機(jī)一臺(tái)、EDA教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)、下載電纜一根（已接好）、導(dǎo)線若干四、 實(shí)驗(yàn)要求1、 連續(xù)完成一個(gè)“10001110”序列和九個(gè)非“10001110”序列的發(fā)生；2、 檢測(cè)“10001110”序列，當(dāng)檢測(cè)到該序列后點(diǎn)亮EDA實(shí)驗(yàn)箱的LED燈；3、 注意為了點(diǎn)亮LED燈，時(shí)鐘頻率不要選擇

23、太高，可以選擇幾十赫茲的頻率。五、實(shí)驗(yàn)原理和實(shí)驗(yàn)內(nèi)容1、 序列發(fā)生器原理在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用到一組特定的串行數(shù)字信號(hào)，產(chǎn)生序列信號(hào)的電路稱為序列信號(hào)發(fā)生器。本實(shí)驗(yàn)要求產(chǎn)生一串序列“10001110”。該電路可由計(jì)數(shù)器與數(shù)據(jù)選擇器構(gòu)成，其結(jié)構(gòu)圖如下，其中的鎖存輸出的功能是為了消除序列產(chǎn)生時(shí)可能出現(xiàn)的毛刺現(xiàn)象：Clock計(jì)數(shù)器序列產(chǎn)生（數(shù)據(jù)選擇器）鎖存輸出2、序列檢測(cè)器的基本工作過(guò)程：序列檢測(cè)器用于檢測(cè)一組或多組由二進(jìn)制碼組成的脈沖序列信號(hào)，在數(shù)字通信中有著廣泛的應(yīng)用。當(dāng)序列檢測(cè)器連續(xù)收到一組串行二進(jìn)制碼后，如果這組碼與檢測(cè)器中預(yù)先設(shè)置的碼相同，則輸出1，否則輸出0。由于

24、這種檢測(cè)的關(guān)鍵在于正確碼的收到必須是連續(xù)的，這就要求檢測(cè)器必須記住前一次的正確碼及正確序列，直到在連續(xù)的檢測(cè)中所收到的每一位碼都與預(yù)置的對(duì)應(yīng)碼相同。在檢測(cè)過(guò)程中，任何一位不相等都將回到初始狀態(tài)重新開(kāi)始檢測(cè)。方框圖如下：3、狀態(tài)機(jī)的基本設(shè)計(jì)思想：在狀態(tài)連續(xù)變化的數(shù)字系統(tǒng)設(shè)計(jì)中，采用狀態(tài)機(jī)的設(shè)計(jì)思想有利于提高設(shè)計(jì)效率，增加程序的可讀性，減少錯(cuò)誤的發(fā)生幾率。同時(shí)，狀態(tài)機(jī)的設(shè)計(jì)方法也是數(shù)字系統(tǒng)中一種最常用的設(shè)計(jì)方法。一般來(lái)說(shuō)，標(biāo)準(zhǔn)狀態(tài)機(jī)可以分為摩爾（Moore）機(jī)和米立（Mealy）機(jī)兩種。在摩爾機(jī)中，其輸出僅僅是當(dāng)前狀態(tài)值的函數(shù)，并且僅在時(shí)鐘上升沿到來(lái)時(shí)才發(fā)生變化。米立機(jī)的輸出則是當(dāng)前狀態(tài)值、當(dāng)前輸

25、出值和當(dāng)前輸入值的函數(shù)。本實(shí)驗(yàn)要從一串二進(jìn)制碼中檢測(cè)出一個(gè)已預(yù)置的8位二進(jìn)制碼10001110，每增加一位二進(jìn)制碼相當(dāng)于增加一個(gè)狀態(tài)，再加上一個(gè)初始態(tài)，用9個(gè)狀態(tài)可以實(shí)現(xiàn)。其過(guò)程如下：注意：此圖作為參考，檢測(cè)不同的二進(jìn)制碼其過(guò)程不同！4、實(shí)驗(yàn)內(nèi)容：按照實(shí)驗(yàn)要求寫出序列發(fā)生器和檢測(cè)器的源程序，編譯后進(jìn)行仿真，看結(jié)果是否正確。六、實(shí)驗(yàn)步驟1、按照實(shí)驗(yàn)要求編寫“10001110”序列發(fā)生器的程序；2、充分理解狀態(tài)機(jī)的工作原理，畫出狀態(tài)轉(zhuǎn)換圖；3、寫出源程序，按順序進(jìn)行處理；4、編譯、仿真、下載程序，檢查結(jié)果是否正確。七、實(shí)驗(yàn)報(bào)告1、寫出實(shí)驗(yàn)源程序，畫出仿真波形；2、總結(jié)實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果；3、心得體

26、會(huì)本次實(shí)驗(yàn)中你的感受；你從實(shí)驗(yàn)中獲得了哪些收益；本次實(shí)驗(yàn)?zāi)愕某晒χ?；本次?shí)驗(yàn)中還有待改進(jìn)的地方；下次實(shí)驗(yàn)應(yīng)該從哪些地方進(jìn)行改進(jìn)；怎樣提高自的實(shí)驗(yàn)效率和實(shí)驗(yàn)水平等等。4、完成實(shí)驗(yàn)思考題。八、問(wèn)題及思考如果改變待檢測(cè)的二進(jìn)制碼（如1011001），狀態(tài)轉(zhuǎn)換圖應(yīng)如何變化。附錄一、EDA實(shí)驗(yàn)箱介紹一、 概述本系統(tǒng)主要有CPLD/FPGA主芯片（或稱適配器）和外圍豐富的輸入輸出外設(shè)構(gòu)成。CPLD/FPGA主芯片的所有用戶可用I/O口均沒(méi)有同任一外設(shè)固定接死，而是僅僅以插口的形式存在，這為用戶用此開(kāi)發(fā)系統(tǒng)設(shè)計(jì)復(fù)雜多樣的實(shí)驗(yàn)提供了很大的靈活性。所以外設(shè)的接口邏輯很友好，外設(shè)的驅(qū)動(dòng)已在系統(tǒng)內(nèi)部為用戶設(shè)計(jì)好，

27、用戶可以對(duì)所有外設(shè)接口用簡(jiǎn)單的TTL邏輯電平進(jìn)行操作。 實(shí)驗(yàn)箱二、 接口邏輯定義1) CPLD/FPGA主芯片（適配器）環(huán)繞適配器的三排圓插孔是將芯片所有的可用端口直接引出，插孔旁的數(shù)字符號(hào)就是芯片所有被外連的管腳號(hào)（即Pin Number）。用戶可依據(jù)適配器劃分后的結(jié)果，直接用連線將對(duì)應(yīng)管腳號(hào)的插孔同所選外設(shè)的接口插孔相連。 Altera 公司的EPM7128適配器說(shuō)明引出接線端口標(biāo)號(hào)位置對(duì)應(yīng)EPM7128S的引腳號(hào)電特性備注Pin 12Pin31適配器左側(cè)Pin 12Pin3120個(gè)I/O可編程輸入/輸出Pin 33Pin52適配器下側(cè)Pin 33Pin5220個(gè)I/O可編程輸入/輸出Pi

28、n 54Pin74適配器右側(cè)Pin 54Pin7421個(gè)I/O可編程輸入/輸出Pin 4 Pin11適配器上側(cè)Pin 4 Pin118個(gè)I/O可編程輸入/輸出CLK1適配器左上方83CLK1全局時(shí)鐘輸入Clk22CLk2全局時(shí)鐘輸入CLRn1Reset全局清零輸入OE1n84OE全局使能輸入注： Altera公司的FLEX10K10適配器與上述相似其中 CLRn=3, OE=83, CLK1=43, CLK0=12) 時(shí)鐘源 六路單獨(dú)時(shí)鐘，按頻率范圍高低排列為： CLK0 > CLK1 > CLK2 = CLK4 > CLK3 = CLK5其中CLK0，CLK1直接對(duì)4M晶振

29、進(jìn)行分頻；CLK2、CLK3、CLK4、CLK5經(jīng)過(guò)兩級(jí)分頻，第一級(jí)為JPCK跳線排，第二級(jí)在相應(yīng)的同標(biāo)號(hào)的跳線排上。具體分頻情況可見(jiàn)下表所示：輸出信號(hào)名稱調(diào)節(jié)對(duì)象頻率可調(diào)范圍JPCK跳線排JPCK0F=4M1F=4M/242F=4M/253F=4M/264F=4M/275F=4M/28CLK跳線排0CLK0F=4M4M/281CLK1F=4M/284M/2142CLK2F=JPCKJPCK/283CLK3F=JPCKJPCK/284CLK4F=JPCK/28JPCK/2145CLK5F=JPCK/28JPCK/2143) 普通輸入輸出器件接口（主要為開(kāi)關(guān)、LED燈）A、 邏輯高、低電平的提供

30、位于實(shí)驗(yàn)箱主板中間偏下的“Low”、“High”提供“0”、“1”邏輯電平。B、 開(kāi)關(guān) 位于實(shí)驗(yàn)箱主板中間偏下位置，它設(shè)有邏輯開(kāi)關(guān)（不按為“1”，按下為“0”）和撥號(hào)開(kāi)關(guān)（撥上為“1”、撥下為“0”）。C、 LED燈位于主電路板中間偏上位置有呈交通燈形式的12個(gè)LED燈RED14、GRN14、YEL14，輸入高電平亮。4) 掃描類接口外設(shè)為了節(jié)省I/O口，包括8位七段數(shù)碼管、鍵盤、16×16LED點(diǎn)陣在內(nèi)的外設(shè)均采用動(dòng)態(tài)掃描驅(qū)動(dòng)技術(shù)（外設(shè)位于實(shí)驗(yàn)箱主板右側(cè)）。A、 8位七段數(shù)碼管 共陰級(jí)數(shù)碼管，字形輸入端為a,b,c,d,e,f,g,Dp。它們對(duì)應(yīng)標(biāo)準(zhǔn)數(shù)碼管的七個(gè)段位和一個(gè)小數(shù)點(diǎn)，高

31、電平有效。SEL2,SEL1,SEL0譯碼后確定哪一位數(shù)碼管被點(diǎn)亮；同時(shí)顯示只需要產(chǎn)生SEL20信號(hào)的時(shí)鐘足夠快(>100Hz)。C、 16×16 LED點(diǎn)陣· L0L15對(duì)應(yīng)點(diǎn)陣的行輸入，高電平有效。· SEL3，SEL2，SEL1，SEL0譯碼后為點(diǎn)陣列選通，決定哪一列被點(diǎn)亮，同時(shí)顯示，只要產(chǎn)生此循環(huán)地址信號(hào)的時(shí)鐘足夠快（>100Hz）。三、 硬件安裝及使用說(shuō)明本實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)在出廠時(shí)均已按照要求配備好了相關(guān)的主芯片適配器、編程電纜、連接導(dǎo)線及相關(guān)軟件。本實(shí)驗(yàn)中使用的實(shí)驗(yàn)箱已自帶開(kāi)關(guān)電源，用戶只需要接入220V電源即可。本實(shí)驗(yàn)裝置無(wú)需用戶添加其它設(shè)備，僅需與計(jì)算機(jī)連接便可進(jìn)行所有實(shí)驗(yàn)。硬件安裝及使用中需注意的幾個(gè)步驟如下：1、 打開(kāi)實(shí)驗(yàn)箱，檢查并核實(shí)設(shè)備是否完好及附近是否齊全