上拉電阻下拉電阻的原理和作用

1、上拉電阻、下拉電阻的原理和作用/E I I"A35 PC *（，” -. e PC S. .* faF B -1 - - Q / ，. / | J1、當(dāng)TTL電路驅(qū)動(dòng)COM31路時(shí)，如果TTL電路輸出的高電平低于 COM熨路的最低高 電平（一月殳為3.5V）,這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。PC*.«".-% UO0 Y3 - ri.2、OC門(mén)電路必須加上拉電阻，以提高輸出的搞電平值。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COM肱片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻

2、抗，提供泄荷通路。-1a >_#* I / 4 G z Cx DI-5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗 干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。.7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑 制反射波干擾。上拉電阻阻值的選擇原則包括：PC*C !'-1 -dk 5 I I1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。浑娮栊?，電流大。3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。e1a _56 V | 0 f I

3、 ri Z p % O4 I綜合考慮以上三點(diǎn)，通常在1k到11k之間選取。對(duì)下拉電阻也有類似道理。一一原理. / / IP" * 4.0 -8 h2 L , - NN -. EM上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開(kāi)關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不多說(shuō)了， 在這里是討論的是晶體管是開(kāi)關(guān)應(yīng)用， 所以只談開(kāi)關(guān)方式。找個(gè)TTL器件的資料單獨(dú)看末級(jí)就可以了，內(nèi)部都有負(fù)載電阻根據(jù)不同驅(qū)動(dòng)能力和速度要求這個(gè)電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不可能同種功能芯片做許多種，因此干脆不做這個(gè)負(fù)載電阻，改由使用者自己自由

4、選擇外接，所以就出現(xiàn)OC OD輸出的芯片。由于數(shù)字應(yīng)用時(shí)晶體管工作在飽和和截止區(qū)，對(duì)負(fù)載電阻要求不高，電阻值小到只要不小到損壞末級(jí)晶體管就可以，大到輸出上升時(shí)間滿足設(shè)計(jì)要求就可，隨便選一個(gè)都可以正常工作。但 是一個(gè)電路設(shè)計(jì)是否優(yōu)秀這些細(xì)節(jié)也是要考慮的。集電極輸出的開(kāi)關(guān)電路不管是開(kāi)還是關(guān)對(duì)地始終是通的，晶體管導(dǎo)通時(shí)電流從負(fù)載電阻經(jīng)導(dǎo)通的晶體管到地，截止時(shí)電流從 負(fù)載電阻經(jīng)負(fù)載的輸入電阻到地，如果負(fù)載電阻選擇小點(diǎn)功耗就會(huì)大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計(jì)中是要盡量避免的，如果電阻選擇大又會(huì)帶來(lái)信號(hào)上升沿的延 時(shí)，因?yàn)樨?fù)載的輸入電容在上升沿是通過(guò)無(wú)源的上拉電阻充電，電阻越大上升時(shí)間越長(zhǎng)，下降沿是

5、通過(guò)有源晶體管放電， 時(shí)間取決于器件本身。因此設(shè)計(jì)者在選擇上拉電阻值時(shí)， 要根據(jù)系統(tǒng)實(shí)際情況在功耗和速度上兼顧。.-.ea Hair '1a C 8， I * C a三.從IC（MOS工藝）的角度,分別就輸入/輸出引腳做一解釋：1.對(duì)芯片輸入管腳，若在系統(tǒng)板上懸空（未與任何輸出腳或驅(qū)動(dòng)相接 ）是比較危險(xiǎn)的. 因?yàn)榇藭r(shí)很有可能輸入管腳內(nèi)部電容電荷累積使之達(dá)到中間電平（比如1.5V）,而使得輸入緩沖器的PMOSS和NMOST同時(shí)導(dǎo)通，這樣一來(lái)就在電源和地之間形成直接通路，產(chǎn)生較大的漏電流，時(shí)間一長(zhǎng)就可能損壞芯片.并且因?yàn)樘幱谥虚g電平會(huì)導(dǎo)致內(nèi)部電 路對(duì)其邏輯（0或1）判斷混亂.接上上拉或下拉

6、電阻后，內(nèi)部點(diǎn)容相應(yīng)被充（放）電至高 （低）電平，內(nèi)部緩沖器也只有 NMOS（PMO方導(dǎo)通，不會(huì)形成電源到地的直流通路.（至 于防止靜電造成損壞，因芯片管腳設(shè)計(jì)中一般會(huì)加保護(hù)電路，反而無(wú)此必要）.- 2.對(duì)于輸出管腳：1）正常的輸出管腳（push-pull型），一般沒(méi)有必要接上拉或下拉電阻.一2）OD或OC（1極開(kāi)路或集電極開(kāi)路）型管腳，這種類型的管腳需要外接上拉電阻實(shí)現(xiàn)線與功能 （此時(shí)多個(gè)輸出可直接相連.典型應(yīng)用 是：系統(tǒng)板上多個(gè)芯片的INT（中斷信號(hào)）輸出直相連，再接上一上拉電阻，然后輸入 MC*勺INT引腳，實(shí)現(xiàn)中斷報(bào)警功能）.其工作原理是：在正常工作情況下，OD型管腳內(nèi)部的NMOST關(guān)

7、閉，對(duì)外部而言其處于高阻狀態(tài)，外接 上拉電阻使輸出位于高電平（無(wú)效中斷狀態(tài)）；當(dāng)有中斷需求時(shí)，OD型管腳內(nèi)部的NMOS 管接通，因其導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于上拉電阻，使輸出位于低電平（有效中斷狀態(tài)）.針對(duì)MOS電路上下拉電阻阻值以幾十至幾百K為宜.” 一 y卜將由陽(yáng), | | I （ |*| p" - e x “ e s ” Meme，- ' 1 m.-、。.1、當(dāng)TTL電路驅(qū)動(dòng)COMS1路時(shí)，如果TTL電路輸出的高電平低于 COMSI路的最低高 電平（一月殳為3.5V）,這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 e0= ”*（，” - iu e z p"

8、; e si"m m m z k 3 .- ，,“2、OC門(mén)電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COM肱片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn) 生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗 干匕力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑 制反射波干擾。上拉電阻阻值的選擇原則包括：1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻

9、大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮 .以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：.1 .驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越 強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。2 .下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉 電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。3 .高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電

10、阻應(yīng)適當(dāng)設(shè)定以確 保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi) 關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。 -4 .頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間 的輸入電容會(huì)形成 RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方 面的需求。下拉電阻的設(shè)定的原則和上拉電阻是一樣的。 -OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)， 其上拉電流要由上拉電阻來(lái)提供， 設(shè)輸入端每端口不 大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約 500uA,標(biāo)準(zhǔn)工作電壓是5V,輸入口的高低電平門(mén)限為 0.8V（低于此值為低電平）；2V（高電平門(mén)限值）。選上拉電阻時(shí)：z

11、 ，" PC PB ”I EMC* rtO " - " 9' H'- P - T500uA x 8.4K= 4.2 即選大于8.4K時(shí)輸出端能下拉至 0.8V以下，此為最小阻值，再小 就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需 200uA200uA x15K=3V即上拉電阻壓降為 3V,輸出口可達(dá)到2V,此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS1的可參考74HC系歹U設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO 口實(shí)際電流在不同電平下也是不同的，上述僅僅是原

12、理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐 了 （否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門(mén)限值就不可靠 了）在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。1.電阻作用：l接電組就是為了防止輸入端懸空一-一l減弱外部電流對(duì)芯片產(chǎn)生的干擾l保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mAl上拉和下拉、限流1 1. 改變電平的電位，常用在 TTL-CMO機(jī)配2 .在引腳懸空時(shí)有確定的狀態(tài)3 .增加高電平輸出時(shí)的驅(qū)動(dòng)能力。4、為OC門(mén)提供電流l那要看輸出口驅(qū)動(dòng)的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電

13、阻。 l如果有上拉電阻那它的端口在默認(rèn)值為高電平你要控制它必須用低電平才能控制如 三態(tài)門(mén)電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電 平。反之，l尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀 態(tài)，以免發(fā)生意外，比如，在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同一個(gè) 單片機(jī)來(lái)驅(qū)動(dòng)，必須設(shè)置初始狀態(tài).防止直通！2、定義：l上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！l上拉是對(duì)器件注入電流，下拉是輸出電流Sl弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分l對(duì)于非集電極（或漏極）開(kāi)路輸出型電路（如普通門(mén)電路

14、）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。3、為什么要使用拉電阻：l 一般作單鍵觸發(fā)使用時(shí)，如果 IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。l數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！-» U 6 II k7 l 一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外 接，I/O端口的輸出類似與一個(gè)三極管的 C,當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的 時(shí)候，

15、該電阻成為上 C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作用嗎： 比如：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低 電平的輸入。l上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是你同學(xué)說(shuō)的灌電流；_-5” II EI , gl M,n+ e Nl電阻在選用時(shí)，選用經(jīng)過(guò)計(jì)算后與標(biāo)準(zhǔn)值最相近的一個(gè)！一-.P0為什么要上拉電阻原因有： 1. P0 片內(nèi)無(wú)上拉電阻2. P0為I/O 口工作狀態(tài)時(shí)，上方 FET被關(guān)斷，從而輸出腳浮空，因此 P0用

16、于輸出線時(shí).“,. g3. 由于片內(nèi)無(wú)上拉電阻，上方 FET又被關(guān)斷，P0輸出1時(shí)無(wú)法拉升端口電平。-一P0是雙向口，其它 P1, P2, P3是準(zhǔn)雙向口。 不錯(cuò)準(zhǔn)雙向口是因?yàn)樵谧x外部數(shù)據(jù)時(shí)要先“準(zhǔn)備” 一下，為什么要準(zhǔn)備一下呢？單片機(jī)在讀準(zhǔn)雙向口的端口時(shí)，現(xiàn)應(yīng)給端口鎖存器賦1,目的是使FET關(guān)斷，不至于因片內(nèi)FET導(dǎo)通使端口鉗制在低電平。-上下拉一般選10k!芯片的上拉/下拉電阻的作用最常見(jiàn)的用途是，假如有一個(gè)三態(tài)的門(mén)帶下一級(jí)門(mén).如果直接把三態(tài)的輸出接在下一級(jí)的輸入上，當(dāng)三態(tài)的門(mén)為高阻態(tài)時(shí)，下一級(jí)的輸入就如同漂空一樣.可能引起邏輯的錯(cuò)誤 對(duì)MO也路也許是有破壞性的.所以用電阻將下一級(jí)的輸入拉

17、高或拉低，既不影響邏輯又保正輸入不會(huì)漂空.改變電平的電位，常用在 TTL-CMO機(jī)配；在引腳懸空時(shí)有確定的狀態(tài)；為OC、1的輸出提供電流； 作為端接電阻；在試驗(yàn)板上等于多了一個(gè)測(cè)試點(diǎn)，特別對(duì)板上表貼芯片多的更好，免得割線；嵌位；上、下拉電阻的作用很多，比如抬高信號(hào)峰峰值，增強(qiáng)信號(hào)傳輸能力，防止信號(hào)遠(yuǎn)距離傳輸時(shí)的線上反射，調(diào)節(jié)信號(hào)電平級(jí)別等等！當(dāng)然還有其他的作用了具體的應(yīng)用方法 要看在什么場(chǎng)合，什么目的，至于參數(shù)更不能一概而定，要看電路其他參數(shù)而定，比如 通常用在輸入腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內(nèi)阻來(lái)定電阻值的！另外，沒(méi)有說(shuō)輸入加下拉，輸出加上拉的，有時(shí)候沒(méi)了某個(gè)目的也可

18、能同時(shí)既有 上拉又有下拉電阻的！加接地電阻一一下拉I"= FU *，= S u k " 2 Mgk - I- - H U l yo |. h Q# P加接電源電阻 上拉一 .對(duì)于漏極開(kāi)路或者集電極開(kāi)路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗干擾能力，但是會(huì)增加負(fù)載。電源：+5VIED I 1 人 | I -J I I I I /lljfL .152 4 lot ,3 t e »" e . ,。-,“ 5”. ”，.共八個(gè)，負(fù)極分別接到一個(gè)大片子的管腳上，用多大的上拉電阻合適？謝謝指教！-一般LED的電流有幾個(gè) mAft夠了

19、，最大不超過(guò) 20mA根據(jù)這個(gè)你就應(yīng)該可以算出上拉 電阻值來(lái)了。保獻(xiàn)起見(jiàn)，還是讓他拉吧，（5-0.7）/10mA=400ohm,差不多吧，不放心就用2k的. 奇怪，新出了管壓 0.7V的LED了嗎？據(jù)我所知好象該是 1.5V左右。我看幾百歐到1K 都沒(méi)太大問(wèn)題，一般的片子不會(huì)衰到10mAtB抗不彳i吧？一一上拉電阻的作用：6N137的的輸出三極管 C極，如果沒(méi)有上拉電阻，則該引腳上的電平 不會(huì)發(fā)生隨B極電平的高低變化。原因是它沒(méi)有接到任何電源上。 如果接上了上拉電阻， 則B極電平為高時(shí)，C極對(duì)地導(dǎo)通（相當(dāng)于開(kāi)關(guān)接通），C極的電壓就變低；如 B極電壓 為低，則C極對(duì)地關(guān)斷，C極的電壓就升到高電平

20、。為就是上面說(shuō)的“將通斷轉(zhuǎn)換成高 低電平”。你說(shuō)的51與此圖有一定的不同，參照著去理解吧。另外，一般地， C極低電 平時(shí)器件從外部吸入電流的能力和高電平時(shí)向外部灌出電流的能力是不一樣的。器件輸出端常有Isink和Isource兩個(gè)參數(shù)，且前者往往大于后者。下拉電阻的作用：所見(jiàn)不多，常見(jiàn)的是接到一個(gè)器件的輸入端，多作為抗干擾使用。這 是由于一般的IC的輸入端懸空時(shí)易受干擾或器件掃描時(shí)有間隙泄漏電壓而影響電路的 性能。后者，我們?cè)谀撑O(shè)備中曾碰到過(guò)。上拉電阻的阻值主要是要顧及端口的低電平吸入電流的能力。例如在5V電壓下，力口 1K上拉電阻，將會(huì)給端口低電平狀態(tài)增加5mA的吸入電流。在端口能承受的條

21、件下，上拉電阻小一點(diǎn)為好。提高負(fù)載能力、提高直流工作電平 無(wú)信號(hào)是給電路提供確定的電平。上拉 一端接vcc, 一端接在引腳上 .下拉：一端接gnd, 一端接在引腳上上下拉電阻的詳細(xì)說(shuō)明；VCC5Vvcc拉電流輸出和灌電流輸出AAAn5.1k 口.卷 LED1 ：麗球，；Jgnd：; C*，- u e Z pGSs，Af B& .". Dip. I在使用數(shù)字集成電路時(shí)，拉電流輸出和灌電流輸出是一個(gè)很重要的概念，例 如在使用反向器作輸出顯示時(shí)，圖1是拉電流，即當(dāng)輸出端為高電平時(shí)才符合發(fā)光二極管正向連接的要求，但這種拉電流輸出對(duì)于反向器只能輸出零點(diǎn)幾毫安的電流用這種方 法想驅(qū)動(dòng)二極

22、管發(fā)光是不合理的（因發(fā)光二極管正常工作電流為510mA圖2為灌電流輸出，即當(dāng)反向器輸出端為低電平時(shí)，發(fā)光二極管處于正向連接情 況，在這種情況下，反向器一般能輸出510mA的電流，足以使發(fā)光二極管發(fā)光，所以這種灌電流輸出作為驅(qū)動(dòng)發(fā)光二極管的電路是比較合理的。因?yàn)榘l(fā)光二極管發(fā)光時(shí)，電 流是由電源+5V通過(guò)限流電阻R、發(fā)光二極管流入反向器輸出端，好像往反向器里灌電 流一樣，因此習(xí)慣上稱它為“灌電流”輸出。在數(shù)字電路中我們經(jīng)?？梢钥吹缴稀⑾吕娮?。一一、定義：1 、上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！2 、上拉是對(duì)器件注入電流，下拉是輸出電流3 、弱強(qiáng)只是上拉

23、電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分-4 、對(duì)于非集電極（或漏極）開(kāi)路輸出型電路（如普通門(mén)電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。 C*，” - u e Z FirtlDin 3* Itf BI34-+ 二、拉電阻作用：1 、一般作單鍵觸發(fā)使用時(shí)，如果 IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。一一一2 、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而.人卜.! 3 、一般說(shuō)的是I/O端口，有

24、的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的 是需要外接，I/O端口的輸出類似與一個(gè)三極管的 C,當(dāng)C接通過(guò)一個(gè)電阻和電源連接 在一起的時(shí)候，該電阻成為上 C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作 用嗎：比如：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于 檢狽!J低電平的輸入。 -4 、上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是我們通常所說(shuō)的灌電流-5 、接電組就是為了防止輸入端懸空 -.一.6 、減弱外部電流對(duì)芯片產(chǎn)生的干擾 7 、

25、保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA8 、通過(guò)上拉或下拉來(lái)增加或減小驅(qū)動(dòng)電流9 、改變電平的電位，常用在 TTL-CMO機(jī)配10 、在引腳懸空時(shí)有確定的狀態(tài)11 、增加高電平輸出時(shí)的驅(qū)動(dòng)能力。12 、為OC門(mén)提供電流三、上拉電阻應(yīng)用原則:8 s "cC 4 o p1 、當(dāng)TTL電路驅(qū)動(dòng)COM跑路時(shí)，如果TTL電路輸出的高電平低于 COMSl路的最 低高電平（一般為3.5V）,這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平2 、OC門(mén)電路必須加上拉電阻，才能使用。3 、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。4 、在COMSK片上，為了防止靜電

26、造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。-5 、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。6 、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾7 、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。8 、在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地P»*r *，” - u e Z PC®e， "I faF B.- w # n . X w c四、上拉電阻阻值選擇原則：1 、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。NW2 、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。一3 、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí) 電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：1 .驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能 力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。2 .下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以