組成原理習題

1、第一章習題P154：馮諾依曼計算機的主要設計思想：存儲程序并按地址順序執(zhí)行（P10）馮諾依曼計算機主要包括：存儲器、運算器、控制器、輸入和輸出五部分組成13：P5第二章習題 P621. 8位二進制數(shù)表示原碼、反碼、補碼真值真值原碼原碼反碼反碼補碼補碼-35- 010 00111010 00111101 11001101 1101-128-1000 0000超出超出8位位無法表示無法表示-127-111 11111111 11111000 00001000 0001-1-000 00011000 00011111 11101111 11113 若a7 0，則X為正數(shù)，顯然a0 a6取任何值均可。

2、 若a7 1，則X為負數(shù)，X移0. a6 a5 a0 0.5D = 0.100000B，則0.5D 移0.100000 若要X0.5，即等價于X移 0.5D 移 即0. a6 a5 a00.100000，因此必須是a5 a0不全為0。 結論： 如果如果a7 0， a6 a0取任何值均可；取任何值均可； 如果如果a7 1 ，必須滿足，必須滿足a6 =1 且且a5 a0不全為不全為0。 2. 設X補a7.a6 a5 a0 ，其中ai 取0或1， 若要X-0.5，求a0 a1 a2 a7 的取值。43. 有一個字長為32位的浮點數(shù)，符號位1位；階碼8位，用移碼表示；尾數(shù)23位，用補碼表示；基數(shù)為2。

3、請寫出：(1)最大數(shù)的二進制表示，(2)最小數(shù)的二進制表示，(3)規(guī)格化數(shù)所能表示的數(shù)的范圍。 設移碼采用移128碼，且機器數(shù)格式如下：最大值（最大正數(shù)） 0 1111 1111 111 1111 1111 1111 1111 1111 即 x = (1-2-23) * 2127 二進制表示： x = (1-0.0000 0000 0000 0000 0000 001) * 2111 1111 最小值（最小負數(shù)）1 1111 1111 000 0000 0000 0000 0000 0000 即 x = 1 * 2127 二進制表示： x = -1* 2111 1111 符號位符號位S(1S(

4、1位位) ) 階碼階碼E(8E(8位位) )尾數(shù)尾數(shù)M(23M(23位位) )53. (3)規(guī)格化數(shù)所能表示的數(shù)的范圍。 設移碼采用移128碼，且機器數(shù)格式如右：規(guī)格化數(shù)表示范圍 最大正數(shù)： 0 1111 1111 111 1111 1111 1111 1111 1111 即 x = (1-2-23) * 2127 最小正數(shù)： 0 0000 0000 100 0000 0000 0000 0000 0000 即 x = 2-1 * 2-128 最大負數(shù)： 1 0000 0000 011 1111 1111 1111 1111 1111 即 x = -(2-1+2-23) * 2-128 最小負

5、數(shù)： 1 1111 1111 000 0000 0000 0000 0000 0000 即 x = 1 * 2127 規(guī)格化的正數(shù)范圍2-129 (1-2-23) * 2127 負數(shù)范圍2127 (2-1+2-23) * 2-128符號位符號位S(1S(1位位) ) 階碼階碼E(8E(8位位) ) 尾數(shù)尾數(shù)M(23M(23位位) )64. 將下列十進制數(shù)表示成IEEE754標準的32位浮點規(guī)格化數(shù)。 27/64 27/64 = 0.011011 = 1.1011 * 2-2 e=2，則Ee127125 27/64 27/64 =0.011011 =1.1011 * 2-2 符號位符號位階碼階碼

6、(8)(8)尾數(shù)尾數(shù)(23)(23)0 00111 11010111 1101 1011 0000 0000 0000 0000 0001011 0000 0000 0000 0000 000符號位符號位階碼階碼(8)(8)尾數(shù)尾數(shù)(23)(23)1 10111 11010111 11011011 0000 0000 0000 0000 0001011 0000 0000 0000 0000 0007 y補 00.000115.已知x和y，用變形補碼計算xy，同時指出結果是否溢出。X=11011 y=00011 x補00.11011 ，y補00.00011 x+y補00.11110，未溢出 x

7、+y = +11110 x補 00.1101100.111108X=11011 y=10101 x補00.11011 ，y補11.01011 x+y補 00.00110 ，未溢出 x+y = +00110 y補 11.01011x補 00.1101100.001105.已知x和y，用變形補碼計算xy，同時指出結果是否溢出。9x=10110 y=00001 x補11.01010 ，y補11.11111 x+y補 11.01001 ，未溢出 x+y = - 10111 y補 11.11111x補 11.0101011.010015.已知x和y，用變形補碼計算xy，同時指出結果是否溢出。106. 已

8、知x和y，用變形補碼計算x-y，同時指出結果是否溢出。X=11011 y=11111 X-Y補=x補+-y補 x補00.11011，y補 00.11111 x-y溢出x補 00.11011 y補 00.1111101.1101011X=10111 y=11011 x補00.10111，y補 11.00101 x-y補 11.11100 ，未溢出 x-y = - 00100 x補 00.10111 y補 11.0010111.111006. 已知x和y，用變形補碼計算x-y，同時指出結果是否溢出。12X=11011 y=10011 x補00.11011，y補 00.10011 x-y補溢出x補

9、00.11011 y補 00.1001101.011106. 已知x和y，用變形補碼計算x-y，同時指出結果是否溢出。137. 用原碼陣列乘法器計算xy。x11011 y111111. 原碼表示： x原0 11011 y原1 111112. 符號位單獨運算： 0 113. 乘法陣列：|x| |y| 1 1 0 1 0 0 0 1 0 1 4. xy = - 1101000101 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1149. x=2-0110.100101，y

10、=2-010(-0.011110)，求x+y設尾數(shù)階碼均使用雙符號位的補碼表示 x浮 11 101，00.100101 y浮 11 110，11.1000101)對階（是小階對大階） EExEyEx補Ey補11 101 00 01011 111 修改后的x表示為： x浮 11 110，0.010010(1)2)尾數(shù)求和 M= 11 . 1101 00 (1)3)規(guī)格化處理 執(zhí)行2次左規(guī)處理， M= 11 . 0 1 0 0 1 0 (0)， E= 11 100（階碼減2） 4)舍入處理：采用0舍1入法處理，則舍去0 5)判溢出：階碼符號位階碼符號位為11，不溢出故得最終結果為 xy2100（0

11、.101110）00. 0 1 0 0 1 0 11. 1 0 0 0 1 011 . 1 1 0 1 0 0 159. x=2-0110.100101，y=2-010(-0.011110)，求x-y設尾數(shù)階碼均使用雙符號位的補碼表示 x浮 11 101，00.100101 y浮 11 110，11.1000101) 對階 EExEyEx補Ey補11 101 00 01011 111 修改后的x表示為： x浮 11 110，0.010010 (1)2)尾數(shù)求差 M= Mx My =00. 110000 (1)3)規(guī)格化處理4)舍入處理 5)判溢出故得最終結果為 xy20100. 1100010

12、0. 0 1 0 0 1 0 00. 0 1 1 1 1 000. 1 1 0 0 0 0采用0舍1入法處理，則進位，M= 00.110001階碼符號位為11，不溢出My補Mx補不需規(guī)格化12. 用IEEE 32位浮點格式表示如下的數(shù)第三章習題P1111.具有20位地址和32位字長的存儲器該存儲器能存儲多少字節(jié)的信息？ 存儲容量 = 存儲單元個數(shù)每單元字節(jié)數(shù) = 22032 bit = 2204Byte = 4M字節(jié)如果存儲器有512K8位SRAM芯片組成，需要多少片? 存儲芯片的字位擴展： 位擴展：4片512K8位芯片構成512K32位的存儲組； 字擴展：2組512K32位存儲組構成1M32

13、位的存儲器； 因此，共需要24=8片SRAM芯片需要多少位地址做芯片選擇？ 字擴展的是2個存儲組，因此，需1位地址做片選。1.每個內存條為16Mx64位，需要幾個內存條？解：64位機器的最大主存空間為226x64位，2.每個內存條內有幾個DRAM芯片？3.主存共需要幾個DRAM芯片，CPU如何選擇各內存條？主存需要 個DRAM芯片，共有4條內存， CPU可以使用26位地址線的最高兩位，通過2:4路譯碼器對內存條進行選擇，剩余地址線用于內存條內部單元的尋址。2. 64位機器，地址碼26位，DRAM芯片為4Mx819由16K8位的芯片擴展構成64K32位的存儲器；位擴展：由4片16K8位的芯片構成

14、16K32位的存儲組；字擴展：由4組16K32位存儲組構成64K32位的存儲器；地址線分配：共需16個地址線，由最高兩位地址A14和A15產生4組片選信號，剩余地址線用于組內尋址；3.用16K8位的DRAM芯片構成64K32位存儲器，問：（1）畫出該存儲器的組成邏輯框圖。203、用16K8的DRAM芯片構成64K32位存儲器，要求：(2)設儲器讀/寫周期為0.5s，CPU在1s內至少要訪問一次。試問采用哪種方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？ 假定16K8位的DRAM芯片的存儲矩陣是： 128行(1288)列；（可以設刷新周期為2ms）

15、若集中刷新，則在2ms的最后，有128行0.5us=64us的集中刷新時間，為死時間不能進行讀寫，不合適； 若分散刷新，則每1us只能訪問一次主存，而cpu要求至少要訪問一次，所以也不大合適； 所以，應采用異步式刷新方式。假定DRAM芯片的刷新周期為2ms 兩行的刷新操作的最大時間間隔為：2ms/128 = 15.625us若取15.5us作為實際的刷新間隔 刷新一遍的實際時間為： 15.5us1281984us = 1.984ms；可見，采用異步刷新，每15.5us中用0.5us用于刷新，其余時間可進行訪存，滿足CPU在1us內至少訪問一次的要求。1. 總共需要多少芯片？ 需要 個芯片，4片

16、一組，共需8組。 2. 存儲器組成框圖3. 異步刷新，單元刷新間隔不超過8ms，則刷新周期是多少？ 設128K8的DRAM芯片的存儲陣列為512x256x8，按行刷新，則刷新間隔為 8ms/512行=15.625us，可取刷新周期為15.5us。4. 有個1024Kx32位的存儲器，由128K8的DRAM芯片構成。5. 用256K16位的SRAM芯片組成1024K32位的存儲器1.總共需要多少芯片？ 需要 1024K32位/ 256K16位=4 x2=8個芯片，2片一組，共需4組。 2. 地址線分配：共需20位地址線，其中最高2位A18，A19通過2:4譯碼器確定組號，剩余地址用于組內單元尋址

17、。3. 存儲器組成框圖6. 用32K8位的EEPROM芯片組成128K16位的存儲器1.數(shù)據寄存器多少位？ 存儲器為128K16位，所以數(shù)據寄存器為16位。2. 地址寄存器多少位？ 尋址128K16位的存儲器，共需17位地址線，所以地址寄存器為17位。3. 共需多少個EEPROM? 片，其中2片一組，共需4組。4. 存儲器組成框圖 7. 0000H ：0000 00000000（14個個0）3FFFH ：0011 11111111（14個1） 尋址空間為4x2126000H：RAM1 8Kx16 （需要13位地址）0110 00000000（13個0） 0111 11111111（13個1）

18、8000H：RAM2 8Kx161000 00000000（13個0） 1001 11111111（13個1） A000H: RAM3 8Kx161010 00000000（13個0） 1011 11111111（13個1） C000H：RAM4 8Kx161100 00000000（13個0） 1101 11111111（13個1） E000H：RAM5 8Kx161110 00000000（13個0） 1111 11111111（13個1） RAM區(qū)域計算：40Kx168Kx8= 5x2 =102片一組，共5組7. 總的存儲空間為ROM+RAM=16K+40K=56KCPU使用16位地址進

19、行尋址，使用3:8譯碼器RAM共5組，使用5路譯碼信號；ROM相當于2組，使用2路譯碼信號；組內使用13位地址尋址；278. 設存儲器容量為64M，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數(shù)據總線寬度為64位，總線傳送周期=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？順序存儲器和交叉存儲器連續(xù)讀出m=8個字的數(shù)據量都是：q = 864 = 512位順序存儲器所需要的時間為t1 = mT =8100ns =800ns =810-7s故順序存儲器的帶寬為W1= q/t1 = 512/(810-7) = 64107bit/s交叉存儲器所需要的時間為t

20、2 = T+ (m-1)= 100ns + (8-1)50ns = 450ns =4.510-7s故交叉存儲器的帶寬為W1= q/t2 = 512/(4.510-7) = 113.8107bit/s289.CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache/主存系統(tǒng)的效率和平均訪問時間。 命中率h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968 主存與Cache的速度倍率r = tm/tc = 240ns/40ns = 6 訪問效率e = 1/(r+(1-r

21、)h) = 1/(6+(1-6)0.968) = 86.2% 平均訪問時間ta = tc/e = 40ns/0.862 = 46.4ns2910.已知cache存儲周期40ns，主存存儲周期200ns，cache/主存系統(tǒng)平均訪問時間為50ns，求cache的命中率是多少？ 由 ta = htc+(1-h)tm，可得%75.932004020050mcmatttth3013. 一個組相聯(lián)Cache由64個行組成，每組4行。主存儲器包含4K個塊，每塊128字。請表示內存地址的格式。 組相聯(lián)映射下的主存地址格式如下： 主存大小為4K*128=219，共需19位地址。 共4K個塊，塊地址位12位，

22、每塊128字，塊內的字地址需要7位， Cache由64個行組成，每組4行 Cache中共包含16組，需4位組號 主存包含4K個塊 主存塊號為12位 主存標記位有124=8位主存標記主存標記組號組號塊內地址塊內地址7位4位8位3114.某機主存容量1MB，字長1B，塊大小16B，Cache容量64KB，若Cache采用直接映射方式，請給出2個不同標記的內存地址，它們映射到同一個Cache行。 直接映射下的主存地址格式如下： 每塊16B 塊內的字節(jié)地址需要4位 Cache容量64KB 共包含4K行 Cache塊號12位 主存容量1MB 主存地址20位 主存標記位20124 = 4位 兩個滿足題目要

23、求的主存地址：i=j mod n, n為行數(shù)0000 1001 0000 1110 0000 0001 1001 0000 1110 0000即中間12位的行地址相同而高4位的標記位不同即可，主存標記主存標記CacheCache行號行號塊內地址塊內地址4位12位4位3215. 假設主存容量16M32位，Cache容量64K32位，主存與Cache之間以每塊432位大小傳送數(shù)據，請確定直接映射方式的有關參數(shù)，并畫出主存地址格式。直接映射下的主存地址格式如下： 每塊4字 塊內的字地址需要2位 Cache容量64KB Cache共包含64K/4=16K個塊 Cache塊號需要14位 主存16MB 主

24、存地址為24位 主存標記位有24142 = 8位主存標記主存標記CacheCache行號行號塊內地址塊內地址2位14位8位19. LRU替換算法思想：每頁設置一個計數(shù)器，每次命中時，將該頁的計算器清零，而其他頁的計數(shù)器加1；替換時，將計數(shù)器值最大的頁面換出。計算器值頁面置換過程22. 注：其他有關虛擬存儲器的內容不作為考試內容，但是希望同學們能結合操作系統(tǒng)的講解好好掌握第四章習題 P1371.ASCII碼7位，主存單元字長32位，指令子長12位.不合理，指令字長一般為機器字長的半字長或單倍字長設置為16位比較合適。一般系統(tǒng)中單字長指令較多，如果設置為12位，則取指時浪費20位，單字長指令較多的

25、話，浪費比較嚴重2. 指令長度32位，具有雙操作數(shù)、單操作數(shù)和無操作數(shù)三類指令形式，共有70條指令，設計指令格式。70條指令操作控制字段，則采用混合表示法設計微指令； 從左表中選擇互斥互斥的微操作； a命令：與i互斥 b命令：與f、g、i、j互斥 c命令：與f、j互斥 d命令：與i、j互斥 e命令：與f、h、j互斥 f命令：與b、c、e、h、i、j互斥 g命令：與b、h、j互斥 h命令：與e、f、g、i互斥 i命令：與a、b、d、f、h、j互斥 j命令：與b、c、d、e、f、g、i互斥 互斥信號組 e、f、h和b、i、j e、f、h和d、i、j e、f、h和b、g、j i、f、h和b、g、j微

26、指微指令令abcdefg hijI1I2I3I4I5I6I7I8因為有10種不同性質的微命令信號，如果采用直接表示法則需要10位控制字段，現(xiàn)控制字段僅限于8位，那么，為了壓縮控制字段的長度，必須設法把一個微指令周期中的互斥性微命令組合在一個小組中，進行分組譯碼。51(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同時出現(xiàn)的互斥信號，所以可將其通過2:4譯碼后輸出三個微命令信號(00表示該組所有的微命令均無效)，而其余四個微命令信號用直接表示方式解法1： 將 （d, i, j）和（e, f, h）分別組成兩個小組，進行譯碼，可得六個微命

27、令信號，剩下的a, b, c, g四個微命令信號直接表示：解法2： 將 （b, i, j）和（e, f, h）分別組成兩個小組，進行譯碼，可得六個微命令信號，剩下的a, b, c, g四個微命令信號直接表示：解法3： 將（g,b,j）和（i,f,h）分別組成兩個小組，進行譯碼，可得六個微命令信號，剩下的a, b, d, e四個微命令信號直接表示：注意：00表示兩位均不產生控制信號* * *abcg 0 1 d 0 1 e1 0 i1 0 f1 1 j 11 h* * *acdg 0 1 b 0 1 e1 0 i1 0 f1 1 j 11 h* * *acde0 1 g 0 1 I1 0 b 1

28、 0 f1 1 j 11 h10某計算機有如下部件，ALU，移位器，主存M，主存數(shù)據寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3，暫存器C和D。 (1)請將各邏輯部件組成一個數(shù)據通路，并標明數(shù)據流動方向。(2)畫出“ADD R1，R2”指令的指令周期流程圖。(1) 設該系統(tǒng)為單總線結構，暫存器C和D用于ALU的輸入端數(shù)據暫存，移位器作為ALU輸出端的緩沖器，可對ALU的運算結果進行附加操作，則數(shù)據通路可設計如下：(2) 根據上面的數(shù)據通路，可畫出“ADD R1，R2”(設R1為目的寄存器)的指令周期流程圖如下：11微程序控制方式中，控存容量為512*48位。控制微程序

29、轉移的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式。請問； (1)微指令的三個字段分別應為多少位? (2)畫出對應這種微指令格式的微程序控制器邏輯框圖。 解: (1)微指令的三個字段：操作控制字段、判別測試和下址字段?？卮嫒萘繛?12*48位，所以下址字段需用9位（29 =512）控制微程序轉移的條件有4個，所以判別測試字段需4位或（3位譯碼），因此操作控制字段的位數(shù)48-9-4=35位(或48-9-3=36位)(2)微程序控制器邏輯框圖（參見教材P.147圖5.23）OP微地址寄存器地址轉移邏輯控制存儲器地址譯碼P字段控制字段指令寄存器IR狀態(tài)條件微命令信號5512.今有4級

30、流水線，分別完成取指、指令譯碼并取數(shù)、運算、送結果四步操作。假設完成各步操作的時間依次為100ns、100ns、80ns、50ns。請問：流水線的操作周期應設計為多少？ 流水線的操作周期應按各步操作的最大時間來考慮，即流水線時鐘周期性 ，max(100,100,80,50)=100ns。若相鄰兩條指令發(fā)生數(shù)據相關，硬件上不采取措施，那么第2條指令要推遲多少時間進行？ 遇到數(shù)據相關時，就推遲第2條指令的執(zhí)行； 在第1條指令“送結果”步驟完成后，第2條指令的“取數(shù)”步驟才能開始，要推遲到所需讀取的數(shù)據已產生為止，即第2條指令要推遲兩個時鐘周期，即200ns才能進行。如果再硬件設計上加以改進，至少需

31、推遲多少時間？ 采用定向傳送的技術，則只要第1條指令完成“運算”的步驟，第2條指令就可以“取數(shù)”了，因此至少需推遲100ns。56流水時空圖取指取指 譯碼并譯碼并取數(shù)取數(shù)運算運算送結果送結果取指取指譯碼并譯碼并取數(shù)取數(shù)運算運算送結果送結果取指取指譯碼并譯碼并取數(shù)取數(shù)運算運算送結果送結果取指取指譯碼并譯碼并取數(shù)取數(shù)運算運算送結果送結果可能出現(xiàn)的數(shù)據相關5713.指令流水線有取指（IF）、譯碼（ID）、執(zhí)行（EX）、訪存（MEM）、寫回寄存器堆（WB）五個過程段，共有20條指令連續(xù)輸入此流水線。畫出流水處理的時空圖，假設時鐘周期為100ns。5813.指令流水線有取指（IF）、譯碼（ID）、執(zhí)行（

32、EX）、訪存（MEM）、寫回寄存器堆（WB）五個過程段，共有20條指令連續(xù)輸入此流水線。 求流水線的實際吞吐量（單位時間內執(zhí)行完畢的指令條數(shù)）。執(zhí)行20條指令共用5+1*19=24個流水周期，共2400ns 求流水線的加速比。設流水線操作周期為， 則n指令串行經過k個過程段的時間為n*k* ；而n條指令經過可并行的k段流水線時所需的時間為(k+n-1)*； 故20條指令經過5個過程段的加速比為：條條/ /秒秒1 10 0* *8 8. .3 33 31 10 0* *1 10 00 0* *1 1) )2 20 0( (5 52 20 01 1) )n n( (K Kn nH H6 69 94

33、 4. .1 17 71 15 52 20 05 5* *2 20 01 1) )n n( (K Kn nK KT Tp pT Ts sS S14用時空圖法證明流水計算機比非流水計算機具有更高的吞吐率。設流水計算機的指令流水線分為4個過程段：IF、ID、EX、WB，則流水計算機的時空圖如下：非流水計算機的時空圖：由圖中可以看出，同樣的8個操作周期內，流水計算機執(zhí)行完了5條指令，而非流水計算機只執(zhí)行完了2條指令；由此，可看出流水計算機比非流水計算機具有更高的吞吐率。WBEXIDIF空間S時間T 1 2 3 4 5 6 7 8I1I1I1I1I2I2I2I2非流水線時間圖WBEXIDIF空間S時間

34、T 1 2 3 4 5 6 7 8I1I1I1I1I2I2I2I2流水線時間圖I3I3I3I3I4I4I4I4I5I5I5I56016. 判斷以下三組指令中各存在哪種類型的數(shù)據相關？ I1 LDA R1 , A ;M(A)R1I2 ADD R2 , R1 ;(R2)+(R1)R2 I3 ADD R3 , R4 ;(R3)+(R4)R3I4 MUL R4 , R5 ;(R4) (R5) R4 I5 LDA R6 , B ;M(B)R6I6 MUL R6 , R7 ;(R6) (R7) R6寫后讀相關讀后寫相關寫后寫相關第六章習題 P1比較單總線、多總線結構的性能特點。2說明總線結構對計算機系統(tǒng)性

35、能的影響。3. 用異步通信方式傳送字符“A”和“8”，數(shù)據有7位，偶校驗1位，起始位l位，停止位1位，請分別畫出波形圖?！癆”的ASCII碼為41H = 01000001B，校驗位為0；“8”的ASCII碼為38H = 00111000B，校驗位為1。停止位起始位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位校驗位停止位起始位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位數(shù)據位校驗位停止位0 1 2 3 4 5 6 70 1 2 3 4 5 6 75畫出菊花鏈方式的優(yōu)先級判決邏輯電路圖。6畫出獨立請求方式的優(yōu)先級判決邏輯電路圖。中央仲裁器設備接口0設備接口1設備接口nBSBRBGDA中央仲裁器設

36、備接口0設備接口1設備接口nBG0BG1BGnBR0BR1BRn8同步通信之所以比異步通信具有較高的傳輸頻率，是因為同步通信 C 。 A不需要應答信號 B總線長度較短 C用一個公共時鐘信號進行同步 D各部件存取時間比較接近9在集中式總線仲裁中， B 方式響應時間最快， A 方式對 C 最敏感。A菊花鏈方式 B獨立請求方式 C電路故障 D. 計數(shù)器定時查詢方式10采用串行接口進行7位ASCII碼傳送，帶有一位奇校驗位、1位起始位和1位停止位，當波特率為9600波特時，字符傳送速率為 A 。 A960 B873 C1371 D48011系統(tǒng)總線中地址線的功能是 D 。 A選擇主存單元地址 B選擇進

37、行信息傳輸?shù)脑O備 C選擇外存地址 D指定主存和IO設備接口電路的地址12系統(tǒng)總線中控制線的功能是 A 。 A提供主存、IO接口設備的控制信號和響應信號 B提供數(shù)據信息 C提供時序信號 D提供主存、IO接口設備的響應信號13說明存儲器總線周期與IO總線周期的異同點。 答：存儲總線周期用于對內存讀寫；I/O總線周期對接口中的端口進行讀寫。 14PCI是一個與處理器無關的 D ，它采用 C 時序協(xié)議和 A 式仲裁策略，并具有 B 能力。 A集中 B自動配置 C.同步 D高速外圍總線 15PCI總線的基本傳輸機制是猝發(fā)式傳送。利用 A 可以實現(xiàn)總線間的 B 傳送，使所有的存取都按CPU的需要出現(xiàn)在總線

38、上。PCI允許 D 總線 C 工作。 A橋 B猝發(fā)式 C并行 D多條16InfiniBand是一個高性能的 A 總線標準，數(shù)據傳送率高達 B ，它可連接 C 臺服務器，適合于高成本的 D 計算機的系統(tǒng)。 AI/O B30GB/S C64000 D較大規(guī)模17PCI總線中三種橋的名稱是什么?橋的功能是什么?答：在PCI總線體系結構中有三種橋：即HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。 橋在PCI總線體系結構中起著重要作用，它連接兩條總線，使彼此間相互通信。 橋是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一

39、份地址表。橋可以實現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結構具有很好的擴充性和兼容性，允許多條總線并行工作。 18何謂分布式仲裁?畫出邏輯結構示意圖進行說明。答：分布式仲裁不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎。19總線的一次信息傳送過程大致分哪幾個階段?

40、 若采用同步定時協(xié)議，請畫出讀數(shù)據的同步時序圖。 （異步定時也要會）答：總線的一次信息傳送過程，大致可分為如下五個階段：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回地址數(shù)據總線時鐘啟動信號讀命令地址線數(shù)據線認可20某總線在一個總線周期中并行傳送8個字節(jié)的信息，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為70MHz，總線帶寬是多少?答：Dr T / D = D 1/8B70 = 560MHz/s第七章習題 P1. 計算機的外圍設備指：D2. 打印機根據印字方式分為：擊打式和非擊打式兩大類，在擊打式打印機中，只有針形打印機能打印漢字3. 顯示器每幀有1024*1024個像素，可以顯示256

41、種顏色，則刷新存儲器容量多大？ 解：256種顏色，需要8位表示。容量為1024*1024*8/8位=1MB4.一個雙面CD光盤，每面100道，每道9扇區(qū)，每扇區(qū)512B，求光盤的格式化容量：2個面*100道*9扇區(qū)*512B=921600B6.雙面磁盤，每面220道，轉速r=4000轉/分，數(shù)據傳輸率為185000B/s，求磁盤總容量。解：數(shù)據傳輸率=轉速*道容量，道容量=185000B/(4000/60)=2775B 磁盤總容量=2面*220道*2775B=1221000B7.磁盤轉速為3000轉/分，4個記錄面，每道容量12 288B，最小磁道直徑230mm，共有275道。（1）存儲容量為

42、：4面*275道*12 288B=13516800B（12.89MB）（2）最高位密度：按最內圈磁道計算，直徑為230mm，半徑為115mm，則位密度=道容量/道周長=12288B/2*3.14*115=17B/mm最低位密度按最外圈磁道計算？（3）數(shù)據傳輸率=轉速*道容量=3000/60*12288B=614400B=600KB/s（4）平均等待時間=轉半圈的時間=1/2*(60/3000)*1000ms=10ms（5）磁盤地址格式方案：16-1514-1312-43-0臺號記錄面號柱面（磁道）號扇區(qū)號有4臺磁盤，每臺有4個記錄面，每個記錄面最多可容納512個磁道，每道有16個扇區(qū)。8. 磁

43、盤轉速2400轉/分，每個面200道，平均尋道時間為60ms，每道容量96Kb。（1）磁盤存取時間 = 平均尋道時間+平均等待時間（轉半圈的時間） = 60ms+1/2*60/2400*1000ms = 60+12.5=72.5ms（2）數(shù)據傳輸率 = 轉速*每道容量 = 2400/60*96Kb = 3840Kb = 480KB10. 20個面，每個盤面直徑18英寸，可供記錄部分寬5英寸，道密度100道/英寸，位密度1000位/英寸（最內道）。（1）盤片組總容量? 5英寸*100道/英寸= 500道， 道容量 = 2*3.14*5英寸*1000位/英寸 = 3.14*104位 總容量= 20

44、面*500道* 3.14*104位=314*106位（2）數(shù)據傳輸率為1MB/s，求轉速？ 轉速 = 數(shù)據傳輸率/道容量 = 1MB/3925B=267轉/秒=16029轉/分11. 平均尋道時間30ms，平均旋轉等待時間10ms，數(shù)據傳輸率為500B/ms，磁盤上有1000件每件300B的數(shù)據，將數(shù)據一件件取走，更新后再放回原地，假設一次取出和寫入的時間為：T=尋道時間尋道時間+等待時間等待時間+數(shù)據傳送時間數(shù)據傳送時間此外，cpu更新信息時間為4ms，問：（1）更新磁盤上全部數(shù)據需要多少時間？(30*10-3+10*10-3+3000/500*10-3)*2+4*10-3*1000 = 9

45、6s（2）轉速和數(shù)據傳輸率都提高1倍，則更新全部數(shù)據的時間為：(30*10-3+5*10-3+3000/1000*10-3)*2+4*10-3*1000 =80s12. （1）存儲容量從大到小依次為：活動頭磁盤存儲器， MO 磁盤，CD-ROM 存儲器，主存，高速緩存，寄存器組存儲周期從大到小依次為：CD-ROM 存儲器，MO 磁盤，活動頭磁盤存儲器，主存，高速緩存，寄存器組13.刷新存儲器是用來存儲一圖像信息以不斷提供刷新圖像的信號。其存儲容量由圖像分辨率和灰度級決定。刷存容量為：1024*1024*24 = 3MB14. (1)刷新存儲器的容量：1024*768*3 = 2.25MB (2)刷新存儲器的帶寬：1024*768*3B*72/s = 162MB/s第八章習題 P1如果認為CPU等待設備的狀態(tài)信號是處于非工作狀態(tài)(即踏步等待)，那么在下面幾