計算機組成原理模擬題

1、計算機組成原理模擬題一、填空題1. 典型的馮.諾依曼計算機是以（ 運算器 ）為中心的, 指令是（ 按順序 ）執(zhí)行的.2. 系統(tǒng)總線按傳輸信息的不同可分為三類：（ 數(shù)據(jù)總線 ）、（ 地址總線 ）、 和（ 操作總線 ）。3機器數(shù)為補碼，字長16位（含1位符號位），用十六進制寫出對應(yīng)于整數(shù)定點機的最大正數(shù)補碼是（ 7FFF ）、最小負數(shù)補碼是（8000 ）。4. （ 控制器 ）負責協(xié)調(diào)并控制計算機各部件執(zhí)行程序的指令序列。5. .存儲單元組成的，存儲單元的編號稱為（ 單元地址 ）。6.機與設(shè)備交換信息的控制方式中，（ 中斷 ）方式主機與設(shè)備是并行進行的。7計算機中存放當前指令地址的寄存器叫（ 指令寄

2、存器 ）。8. CPU從主存取出一條指令并執(zhí)行該指令的時間叫做（指令周期 ）。（1）指令周期是指CPU執(zhí)行一條指令的時間。指令周期：取出并執(zhí)行一條指令的時間。 機器周期：通常用內(nèi)存中讀取一個指令字的最短時間來規(guī)定CPU周期。(也就是計算機完成一個基本操作所花費的時間) 時鐘周期：處理操作的最基本單位。(CPU的主頻) 指令周期、機器周期和時鐘周期之間的關(guān)系：指令周期通常用若干個機器周期表示，而機器周期時間又包含有若干個時鐘周期。9.CPU的主頻為8MHz，若每個機器周期包含4個時鐘周期，該機的平均執(zhí)行速度為0.8MIPS，則該機的時鐘周期為（ 0.125 ）µs,平均指令周期為（ 1

3、.25 ）µs,每個指令周期含（ 2.5 ）機器周期。10.計算機硬件包括（ 控制器 ）、（ 存儲器 ）、（ 運算器 ）、輸入設(shè)備和輸出設(shè)備。二、選擇題1存儲字是指（ A ）。 A存放在一個存儲單元中的二進制代碼組合 B存放在一個存儲單元中的二進制代碼位數(shù)（存儲字長） C存儲單元的集合 D機器指令2設(shè)機器字長為32位，存儲容量為16MB，若按雙字編址，其尋址范圍是（ B ） A8MB B2M C4M D2MB3一個16K*32位的存儲器，其地址線和數(shù)據(jù)線的總和是（ B ）。A48 B46 C36 D424在三種集中式總線 控制中，獨立請求方式響應(yīng)時間最快，是以（ B ）為代價的。A.

4、 增加處理機的開銷 B. 增加控制線數(shù) C. 增加處理機的開銷和增加控制線數(shù) D. 減少處理機的開銷5計算機使用總線結(jié)構(gòu)便于增減外設(shè)，同時（ C ）。A. 減少了信息傳輸量 B. 提高了信息的傳輸速度 C. 減少了信息傳輸線的條數(shù) D. 增加了信息傳輸線的條數(shù)6零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自（ C ）。A立即數(shù)和棧頂 B暫存器 C棧頂和次棧頂 D存儲器7CPU是指（ B ）。 A控制器 B運算器和控制器 C運算器、控制器和主存 D控制部件和執(zhí)行部件？8程序計數(shù)器的位數(shù)取決于（ ）。 A存儲器的容量 B機器字長 C指令字長 D寄存器字長9. 同步控制是（ B ）。A只

5、適用于CPU控制的方式 B由統(tǒng)一時序信號控制的方式C所有指令執(zhí)行時間都相同的方式 D所有指令執(zhí)行時間都不同的方式10.微程序放在（ B ）中。A存儲器控制器中 B控制存儲器中 C主存儲器中 D高速緩沖存儲器中11計算機硬件能直接執(zhí)行的只有（B ）。 A符號語言 B機器語言 C機器語言和匯編語言 D匯編語言12在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為（A ）。 A全相聯(lián)映射 B直接映射 C組相聯(lián)映射 D混合映射13某計算機字長為32位，其存儲容量為4GB，若按雙字編址，它的尋址范圍是（B ）。 A4G B0.5G C8G D2G14采用

6、DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（ C ）時間。A指令周期 B機器周期 C存儲周期 D總線周期？15在（ ）控制的I/O信息交換方式下，外部設(shè)備是完全被動的。 A程序查詢方式 B中斷方式 CDMA方式 D通道方式 16. 主機與I/O設(shè)備傳送數(shù)據(jù)時，采用（ A ），主機與設(shè)備是串行工作的。A、程序查詢方式B、中斷方式C、DMA方式D、都一樣17. 馮·諾依曼機工作的基本方式的特點是（ B ）。A、多指令流單數(shù)據(jù)流B、按地址訪問并順序執(zhí)行指令C、堆棧操作D、存貯器按內(nèi)容選擇地址18. 在三種集中式控制方式中，獨立請求方式響應(yīng)時間最快，是以（ B ）為代價的。A、增加處理

7、機的開銷B、增加控制線數(shù)C、增加處理機的開銷和增加控制線數(shù)D、以上都不對19. 設(shè)X為整數(shù)，X補=1，X1X2X3X4，滿足（ C ）時，X-8成立。A、X1=0，X2X4至少有一個為1 B、X1=0，X2X4任意C、X1=1，X2X4至少有一個為1 D、X1=1，X2X4任意20. 某計算機字長32位，其存儲容量為8MB，若按字編址，它的尋址范圍是（ C ）。A、0-4M B、0-8MB C、0-2M D、0-4MB21. 四片74181ALU和一片74182CLA器件相配合，具有如下進位傳送功能（ B ）。A、行波進位 B、組內(nèi)先行進位，組間先行進位C、組內(nèi)先行進位，組間行波進位 D、組內(nèi)

8、行波進位，組間先行進位22. 如果浮點數(shù)用補碼表示，則判斷下列哪一項的運算結(jié)果是規(guī)格化數(shù)（ C ）。A、1.11000B、0.01110 C、1.00010D、0.0101023. 在多級存儲體系中，“cache主存”結(jié)構(gòu)的作用是解決（ D ）的問題。A、主存容量不足 B、主存與輔存速度不匹配 C、輔存與CPU速度不匹配 D、主存與CPU速度不匹配24. 中斷向量地址是（ C ）。A、子程序入口地址 B、中斷服務(wù)程序入口地址C、中斷服務(wù)程序入口地址的地址 D、中斷返回地址25. 不具有自同步能力的記錄方式是（ A ）。A、NRZ1 B、MFM C、PM D、以上都不對26寄存器間接尋址方式中，

9、操作數(shù)處在（ B ）。A通用寄存器 B主存單元C程序計數(shù)器 D堆棧27. 計算機操作的最小時間單位是（ A ）A. 時鐘周期 B. 指令周期 C. CPU周期 D. 微指令周期三、分析題：1.為什么要把存儲系統(tǒng)分成若干個不同的層次？主要有哪些層次？因為計算機應(yīng)用領(lǐng)域的擴大，需要執(zhí)行和可執(zhí)行的程序量日益增加，需要處理的數(shù)據(jù)量也越來越大，計算機要不斷地從主存中取指令、取數(shù)據(jù)和存放結(jié)果。之所以引入多層次存儲結(jié)構(gòu)系統(tǒng)是為了平衡性能和價格比。包括：1、高速緩沖存儲器。2、主存儲器。3、輔助存儲器。關(guān)系：增加高速緩沖存儲器的目的是為了提高對主存儲器的讀取速度，增加輔助存儲器的目的是為了彌補主存儲器的容量不

10、足2. 試從五個方面說明程序中斷方式和DMA方式有何區(qū)別？ 中斷方式 DNA方式數(shù)據(jù)傳送 程序 硬件響應(yīng)時間 指令執(zhí)行結(jié)束 存取周期結(jié)束處理異常 能 不能中斷請求 傳送數(shù)據(jù) 后處理優(yōu)先級 低 高 ？3.分析中斷系統(tǒng)的功能。4. 現(xiàn)有1024×1的存儲芯片，若用它組成容量為16K×8存儲器。試求;(1)實現(xiàn)該存儲器所需的芯片數(shù)量？128片（2）若將這些芯片分裝在若干塊板上，每塊板的容量為4K×8，該存儲器所需的地址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？幾位用作片內(nèi)地址？16K×8=214×8，地址線為14根。4K×8容量的板，

11、共需要4塊板子。則14根地址線的最高2位用于板選（0011，第1塊板子第4塊板子），4K*8位212*8位12*1K*8位，也就是在每塊板子內(nèi)需要4*8個芯片，而每8個芯片組成8位，也就是位擴展。也就是說需要4組，則除了最高2位，剩余的12位中，有2位用于片選（0011，第一組第4組）。也就是：2位用于板選，2位用于片選，剩余的10位用于片內(nèi)地址選擇。5. 串行傳輸和并行傳輸有何區(qū)別？各應(yīng)用于什么場合？根據(jù)組成字符的各個二進制位是否同時傳輸，字符編碼在信源/信宿之間的傳輸分為并行傳輸和串行傳輸兩種方式。1、并行傳輸：字符編碼的各位（比特）同時傳輸。特點：（1）傳輸速度快:一位（比特）時間內(nèi)可傳

12、輸一個字符；（2）通信成本高:每位傳輸要求一個單獨的信道支持；因此如果一個字符包含8個二進制位，則并行傳輸要求8個獨立的信道的支持；（3）不支持長距離傳輸:由于信道之間的電容感應(yīng)，遠距離傳輸時，可靠性較低。2、串行傳輸：將組成字符的各位串行地發(fā)往線路。特點：（1）傳輸速度較低，一次一位；（2）通信成本也較低，只需一個信道。（3）支持長距離傳輸，目前計算機網(wǎng)絡(luò)中所用的傳輸方式均為串行傳輸。方式： 串行傳輸有兩種傳輸方式：1、同步傳輸2、異步傳輸 ？6. 某機主存容量為4M×16 位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具有97 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、

13、變址、基址六種尋址方式。求（1）立即數(shù)的范圍（十進制表示）；（2）一次間址和多次間址的尋址范圍；8. 某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0，L1，L2，L3，L4，現(xiàn)要求優(yōu)先順序改為L1，L3，L0，L4，L2，寫出各中斷源的屏蔽字。中斷源屏蔽字0 1234L01010 1L11111 1L20010 0L31011 1L40010 19.某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L1,L4,L0,L2，寫出各中斷源的屏蔽字。中斷源屏蔽字0 1 2 3 4L0 1 0 1 0 0L1 1 1 1 0 1L2 0 0 1

14、 0 0L3 1 1 1 1 1L4 1 0 1 0 110.設(shè)某機有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為D>A>C>B，按下圖時間軸給出的四個中斷的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個斷源的中斷服務(wù)程序時間均為20S。？11.設(shè)CPU內(nèi)的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非總線結(jié)構(gòu)。請寫出乘法指令MUL X（X為主存地址）在執(zhí)行階段所需的全部微操作。12以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。P19813設(shè)CPU內(nèi)部的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非總線結(jié)構(gòu)。寫出加法指令A(yù)DD

15、 X（X為主存地址）在執(zhí)行階段所需的全部微操作。Ad(IR)->MAR;1->R;M(MAR)->MDR;(ACC)+(MDR)=ACC.？14設(shè)某機主存容量為4MB，Cache容量為16KB，每塊包含8個字，每字32位，設(shè)計一個四路組相聯(lián)映像（即Cache每組內(nèi)共有四個塊）的Cache組織，要求：（1）畫出主存地址字段中各段的位數(shù)。（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2、99號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？四、計算題1.已知：X=-0.1110，Y=0.1101用原碼一位乘求：X´Y原=？1.1

16、0110110(3.四)2. 設(shè)主存容量為1MB，Cache容量為16KB，每字塊有16個字，每字32位(1)若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。（2.四） (2)若Cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。3.已知A= 0.1011，B= -0.0101,求A+B補。4. 已知：兩浮點數(shù)x = 0.1101×210，y = 0.1011×201 求：x + y5. 已知 X = -0.01111,Y = +0.11001, 求X補,-X補,Y補,-Y補,X+Y=?6.設(shè)機器字長為16位，浮點表示是，階碼5位，階符1位，尾數(shù)9位（包

17、括一位符號位）。(1)最大浮點數(shù)為多少？（2）最小浮點數(shù)為多少？7.假設(shè)階碼3位，尾數(shù)取6位x = 1/16×25，y = (-9/16)×24 求：x + y五、應(yīng)用題1. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作為訪存控制信號（低電平有效），用WR作為讀/寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1K×4位RAM, 4K×8位RAM, 2K×8位ROM以及74138譯碼器和各種門電路，如圖所示。（一）畫出CPU與存儲芯片的連接圖，要求：1）主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用

18、戶程序區(qū)。2）合理選用上述存儲芯片，說明各選幾片,并寫出每片存儲芯片的二進制地址范圍。3）詳細畫出存儲芯片的片選邏輯。2. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ（低電平有效）作訪存控制信號，R/W作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：ROM（2K×8位； 4K×4位； 8K×8位；）（三） RAM（1K×4位； 2K×8位； 4K×8位；）及74138譯碼器和其它門電路（自選）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：（1）主存地址空間分配：0000H0FFFH地址范圍為系統(tǒng)程序區(qū)；1000H3FFFH地址范圍為用戶程序區(qū)；請將16進制地址范圍寫成二進制地址碼，并寫出系統(tǒng)程序區(qū)和用戶程序區(qū)的容量。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯？3. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號，用作讀寫控制信號，現(xiàn)有下列存儲芯片：（二）RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K&#