FIR濾波器論文：FIR濾波器FPGASYSGENCSD碼分布式算法

1、FIR 濾波器論文：FIR 濾波器 FPGASYSGECSD 碼 分布式算法【中文摘要】FIR 數(shù)字濾波器是一個基本的數(shù)字信號處理功能單 元,可實現(xiàn)嚴(yán)格線性相位，具有設(shè)計靈活、任意幅度響應(yīng)和穩(wěn)定等優(yōu)點，在語音處理、圖像、雷達(dá)及通信等系統(tǒng)中有著廣泛應(yīng)用。傳統(tǒng)上常用 于 FIR 濾波器實現(xiàn)的硬件平臺 MCU DSP 和 ASIC，在實際的工程應(yīng)用 中,對信號進(jìn)行處理時在速度、實時性和靈活性等方面的要求越來越 高,而傳統(tǒng)上的一些軟件和硬件實現(xiàn)方式難以同時滿足這幾方面的要 求。隨著 PLD 和 EDA 技術(shù)的發(fā)展,FPGA 具有越來越靈活的可編程邏輯，能更方便地實現(xiàn)數(shù)字信號處理的實時性，突破了流水級數(shù)

2、、并行處理 等限制,有效利用了片上資源，另外,FPGA 還具有可重復(fù)的編程能力，大大降低了成本，越來越受到業(yè)界研究者的青睞。本文主要研究FIR濾波器的 FPGA 實現(xiàn)方法,從開發(fā)方式和算法結(jié)構(gòu)等方面入手，達(dá)到提 高運行速度、降低資源消耗、提高資源利用率等，具體工作如下：1） 在掌握 FIR 濾波器的設(shè)計理論和 FPGAf 發(fā)等知識的基礎(chǔ)上，分別對基 于SYSGE 和 DA 設(shè)計 FIR 濾波器的方法進(jìn)行了研究，探求最適合于 FIR 濾波器的 FPGA 實現(xiàn)方法。2）針對傳統(tǒng)上基于 SYSGE 設(shè)計 FIR 濾波器 時,存在消耗資源大和運行速度慢及資源利用率低等問題，提出 AS 型 FIR 濾波

3、器電路模型，降低系統(tǒng)邏輯資源消耗、提高系統(tǒng)資源利用率 及系統(tǒng)運行速度；綜合采用 SYSGE 和 ISE 實現(xiàn)濾波器的模塊化和自動 化設(shè)計，簡化設(shè)計過程，降低實現(xiàn)難度。具體在 XC3S500E4f320 FPGA 上實現(xiàn)了一系列 4 到 32 階的 FIR 濾波器，實驗結(jié)果驗證了方法的有效 性。3）利用現(xiàn)有分布式算法在 FPGAk 實現(xiàn)高階 FIR 濾波器時,存在資 源消耗量過大和運行速度慢等問題，提出一種低資源高速度的高階FIR 濾波器的 FPG/實現(xiàn)方法。首先綜合采用多相分解結(jié)構(gòu)、流水線 等技術(shù)對高階 FIR 濾波器進(jìn)行降階處理，然后采用提出的基于二輸入 開關(guān)和加法器對的分布式算法結(jié)構(gòu)（MA

4、 型 DA 結(jié)構(gòu)）實現(xiàn)降階后的 FIR 濾波器。利用 ISE10.1 在 Xilinx Xc2vp30-7ff896 FPGA 開發(fā)板上實 現(xiàn)了一系列 8 到256 階的串行和并行結(jié)構(gòu) FIR 濾波器，實驗結(jié)果表明：該方法能有效地減少系統(tǒng)的資源消耗，提高系統(tǒng)的時序性能。4）設(shè)計 了一種基于 FPGA 勺FIR 數(shù)字濾波系統(tǒng)，并分析了系統(tǒng)中主要模塊的電 路及實現(xiàn)功能，該系統(tǒng)具有配置靈活方便、易于擴展、實時性好、通 用性強等優(yōu)點。本文的工作對FIR 濾波器的 FPGA 實現(xiàn)探索了一些新的途徑和方法，能有效提高 FIR 數(shù)字系統(tǒng)性能、降低其開發(fā)成本，具有 一定的理論意義和工程應(yīng)用價值。【英文摘要】

5、As a basic fun cti on un it of digital sig nalprocessing, finite impulse response（FIR）digital filters have adva ntagesof stability, li near-phase, arbitrary amplitude, design flexibility. It has beenwidely used in manyfields such as com muni cati on, radar, image processing and speech process in g.T

6、raditi on ally,the hardware used for real timeimplementation of FIR filter mainly include MCU、DSP andASIC,etc. In practical applicati ons, the characteristics of real-time 、high-speed and flexibility are required for signal process ing. However,most of the traditi onal hardware and software techniqu

7、es which areavailable for the implementation of FIR filter are difficult to satisfy all ofthese requirements at the same time. With the developme nt of PLDdevice and EDA tech no logies, FPGA has the characteristics of flexibleprogrammable logic which can be convenien tly used for implementingreal-ti

8、me digital signal processing, because it break through the level limitof parallel process ing and pipeli ne tech no logy. The resource of FPGAcan be utilized effectively because it has the characteristic of reconfigurable logic resource on chip. More and more researchers who en gagein digital sig na

9、l process ing are favor ing FPGA.The paper main ly dostudy on the impleme ntatio n of FIR filter targeted FPGAwith the purposeof reducing system resource consumption 、improving system processingspeed and improvi ng resource utilizatio n rate. We mai nly start the workon the development method and algorithm structure to reach the aims.The main works carried out in this paper are as follows: The methods ofdesigning FIR filter which are based on SYSGEN and DA are in troducedin this paper. Appropriate method of implementing FIR fi