實驗三組合邏輯電路

1、實驗三 組合邏輯電路(常用門電路、譯碼器和數(shù)據(jù)選擇器)一、實驗?zāi)康?掌握組合邏輯電路的設(shè)計方法 2了解組合邏輯電路的冒險現(xiàn)象與消除方法3熟悉常用門電路邏輯器件的使用方法4熟悉用門電路、74LS138和74LS151進行綜合性設(shè)計的方法二、實驗原理及實驗資料（一）組合電路的一般設(shè)計方法 1設(shè)計步驟根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡單邏輯電路，這就是設(shè)計組合邏輯電路時要完成的工作。組合邏輯電路的一般設(shè)計步驟如圖3.1所示。圖3.1 組合邏輯電路的一般設(shè)計步驟設(shè)計組合邏輯電路時，通常先將實際問題進行邏輯抽象，然后根據(jù)具體的設(shè)計任務(wù)要求列出真值表，再根據(jù)器件的類型將函數(shù)式進行化簡或變換

2、，最后畫出邏輯電路圖。2. 組合電路的競爭與冒險（舊實驗指導(dǎo)書P1720）（二）常用組合邏輯器件1四二輸入與非門74LS0074LS00為雙列直插14腳塑料封裝，外部引腳排列和內(nèi)部邏輯結(jié)構(gòu)如圖3.2所示。它共有四個獨立的二輸入“與非”門，每個門的構(gòu)造和邏輯功能相同。圖3.2 74LS00引腳排列及內(nèi)部邏輯結(jié)構(gòu)2二四輸入與非門74LS2074LS20為雙列直插14腳塑料封裝，外部引腳排列和內(nèi)部邏輯結(jié)構(gòu)如圖3.3所示。它共有兩個獨立的四輸入“與非”門，每個門的構(gòu)造和邏輯功能相同。圖3.3 74LS20引腳排列及內(nèi)部邏輯結(jié)構(gòu)3四二輸入異或門74LS8674LS86為雙列直插14腳塑料封裝，外部引腳排

3、列和內(nèi)部邏輯結(jié)構(gòu)如圖3.4所示。它共有四個獨立的二輸入“異或”門，每個門的構(gòu)造和邏輯功能相同。圖3.4 74LS86引腳排列及內(nèi)部邏輯結(jié)構(gòu)33線8線譯碼器74LS13874LS138是集成3線8線譯碼器，其功能表見表3.1。它的輸出表達式為（i0，1，7；mi是最小項），與基本門電路配合使用，它能夠?qū)崿F(xiàn)任何三變量的邏輯函數(shù)。74LS138為雙列直插16腳塑料封裝，外部引腳排列如圖3.5所示。表3.1 74LS138的功能表輸 入輸 出 端控 制 端輸 入 端G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70×××××11111111

4、15;1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110 圖3.5 74LS138引腳排列48選1數(shù)據(jù)選擇器74LS15174LS151是一種典型的集成電路數(shù)據(jù)選擇器，它有3個地址輸入端CBA，可選擇D0 D78個數(shù)據(jù)源，具有兩個互補輸出端，同相輸出端Y和反相輸出端W。其功能表見表

5、3.2，外部引腳排列如圖3.6所示。它的同相輸出表達式為（mi是最小項；Di是數(shù)據(jù)輸入），它能夠?qū)崿F(xiàn)任何三變量的邏輯函數(shù)。表3.2 74LS151的功能表輸 入 輸 出使能地 址 選 擇GCBAYW1×××010000D00001D10010D20011D30100D40101D50110D60111D7圖3.6 74LS151引腳排列三、實驗設(shè)備與器件設(shè)備：THHD-2型數(shù)字電子技術(shù)實驗箱、示波器器件：74LS00、74LS20、74LS86、74LS138、74LS151四、實驗內(nèi)容及步驟1設(shè)計一個監(jiān)測信號燈工作狀態(tài)的邏輯電路，每一組信號燈由紅、黃、綠三盞構(gòu)成

6、，其正常工作狀態(tài)如圖3.7所示，其余狀態(tài)為故障狀態(tài)，故障狀態(tài)時要發(fā)出報警信號。要求用74LS151實現(xiàn)電路。圖3.7 正常工作狀態(tài)(1) 邏輯抽象。紅、黃、綠三盞信號燈的狀態(tài)為輸入變量，分別用R、Y、G表示，并規(guī)定燈亮?xí)r為1，燈滅時為0；故障信號為輸出變量，用Z表示，并規(guī)定正常工作狀態(tài)下Z為0，發(fā)生故障時Z為1。(2) 列真值表于表3.3。(3) 選定邏輯器件。按題目中要求，用74LS151實現(xiàn) (4) 將函數(shù)式化簡、變換。根據(jù)真值表填卡諾圖化簡，并將化簡結(jié)果進行變換，變換成“與非”形式。(5) 畫出邏輯電路圖。(6) 連線與驗證。按照邏輯電路圖和器件的引腳圖連接電路，并對電路進行靜態(tài)和動態(tài)測

7、試，消除冒險現(xiàn)象。表3.3 真值表RYGZ0000010100111001011101112 實現(xiàn)一位全加器。(1) 按照組合邏輯電路的一般設(shè)計步驟，用基本門電路（74LS00、74LS20、74LS86）實現(xiàn)一位全加器。(2) 用異或門和與非門實現(xiàn)(3)用1片74LS138和1片74LS20實現(xiàn)一位全加器。用2片74LS151實現(xiàn)一位全加器。3 用74LS151和74LS138組成8通道傳輸系統(tǒng)。要求：將某路信號先送入74LS151的某個數(shù)據(jù)輸入端，再通過地址選擇將信號輸出，然后將此輸出接入74LS138的某個使能端，再通過地址選擇將信號從相應(yīng)地址輸出端輸出。試畫出設(shè)計電路，并監(jiān)測電路功能。

8、在CBA000111八種狀態(tài)下，在地址碼對應(yīng)的輸入端加f1KHz的脈沖信號，用示波器觀察和記錄該輸入端及地址碼對應(yīng)的輸出端的波形。4 用74LS151和74LS138組成3位并行數(shù)碼比較器，被比較的3位二進制數(shù)自擬。五、實驗報告1 實驗預(yù)習(xí)（1） 熟練掌握組合邏輯電路設(shè)計的一般步驟。（2） 了解74LS00、74LS20、74LS86、74LS138、74LS151的功能表、引腳圖和使用注意事項，熟練掌握使用它們實現(xiàn)邏輯函數(shù)的方法。（3） 完成實驗的預(yù)習(xí)報告，包括：實驗?zāi)康?、實驗設(shè)備、布置實驗內(nèi)容及步驟、原始數(shù)據(jù)記錄表格及圖形。2 實驗及數(shù)據(jù)處理（1） 根據(jù)布置實驗內(nèi)容認真完成實驗中的各項任務(wù)，仔