數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路_第1頁
數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路_第2頁
數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路_第3頁
數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路_第4頁
數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路_第5頁
已閱讀5頁,還剩5頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、數(shù)電實驗報告2016年月日數(shù)電實驗報告實驗二利用MSI設計組合邏輯電路姓名: 學號:班級:院系:指導老師: 2016年目錄實驗目的:2實驗器件與儀器:2實驗原理:2實驗內容:5實驗過程:6實驗總結:10實驗: 實驗目的:1. 熟悉編碼器、譯碼器、數(shù)據選擇器等組合邏輯功能模塊的功能與使用方法。2. 掌握用MSI設計的組合邏輯電路的方法。實驗器件與儀器: 1. 數(shù)字電路實驗箱、數(shù)字萬用表、示波器。2. 虛擬器件:74LS00,74LS197,74LS138,74LS151實驗原理: 中規(guī)模的器件,如譯碼器、數(shù)據選擇器等,它們本身是為實現(xiàn)某種邏輯功能而設計的,但由于它們的一些特點,我們也可以用它們來

2、實現(xiàn)任意邏輯函數(shù)。1. 用譯碼器實現(xiàn)組合邏輯電路譯碼器是將每個輸入的二進制代碼譯成對應的輸出高、低電平信號。如3線-8線譯碼器。當附加控制門Gs的輸入為高電平(S = 1)的時候,可由邏輯圖寫出。從上式可看出。Y0-Y7同時又是S2、S1、S0這三個變量的全部最小項的譯碼輸出。所以這種譯碼器也叫最小項譯碼器。如果將S2、S1、S0當作邏輯函數(shù)的輸入變量,則可利用附加的門電路將這些最小項適當?shù)慕M合起來,便可產生任何形式的三變量組合邏輯函數(shù)。2. 用邏輯選擇器實現(xiàn)組合邏輯電路數(shù)據選擇器的功能是從一組輸入數(shù)據中選出某一個信號輸出?;蚍Q為多路開關。如雙四選一數(shù)據選擇器74LS153 Y1和Y2為兩個獨

3、立的輸出端,S1和S2為附加控制端用于控制電路工作狀態(tài)和擴展功能。A1、A0為地址輸入端。D10、D11、D12、D13或D20、D21、D22、D23為數(shù)據輸入端。通過選定不同的地址代碼即可從4個數(shù)據輸入端選出要的一個,并送到輸出端Y。輸出邏輯式可寫成其簡化真值表如下表所示。S1A1A0Y11XX0000D10001D11010D12011D13從上述可知,如果將A1A0作為兩個輸入變量,同時令D10、D11、D12、D13為第三個輸入變量的適當狀態(tài)(包括原變量、反變量、0和1),就可以在數(shù)據選擇器的輸出端產生任何形式的三變量組合邏輯電路。實驗內容: 1. 數(shù)據分配器與數(shù)據選擇器功能正好相反

4、。它是將一路信號送到地址選擇信號指定的輸出。如輸入為D,地址信號為A、B、C,可將D按地址分配到八路輸出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下表所示,試用3線-8線譯碼器74LS138實現(xiàn)該電路。將74LS197連接成八進制作為電路的輸入信號源,將Q1Q2Q3分別與ABC連接,D接模擬開關,靜態(tài)檢測正確后,用示波器觀察并記錄D = 1時,CP、A、B、C及F0-F7的波形。2. LU(Logic Unit,邏輯單元)設計,在實驗箱上實現(xiàn)。用八選一數(shù)據選擇器151設計一個函數(shù)發(fā)生器電路,它的功能如下表所示。待靜態(tài)測試檢查電路工作正常后,進行動態(tài)測試。將74LS197連接成十

5、六進制作為電路的輸入信號源,用示波器觀察并記錄CP、S1、S0、A、B、Y的波形。3. AU(Arithmetic Unit,算術單元)設計,在實驗箱上實現(xiàn)。設計一個半加半減器,輸入為S、A、B,其中S為功能選擇口。當S = 0時輸出A+B及進位;當S=1時輸出A-B及借位。(1) 利用卡諾圖化簡后只用門電路實現(xiàn)。(2) 使用74LS138實現(xiàn)。(3) 使用74LS151實現(xiàn),可分兩次連線單獨記錄和/差結果、進/借位結果、或使用兩塊74LS151實現(xiàn)。4. ALU(Arithmetic & Logic Unit,算術邏輯單元,本內容只做仿真)用proteus設計一個六輸入二輸出的ALU

6、。六個輸入包括了三個控制端和三個數(shù)據輸入端??刂贫耍篠2、S1、S0決定ALU的8種功能,其中指定6種功能為與、或、非、異或、全加、全減,剩余功能自由擬定。數(shù)據輸入端:當ALU進行全加(全減)運算時,三個數(shù)據輸入端分別為被加數(shù)(被減數(shù))、加數(shù)(減數(shù))、進位(借位)。當ALU進行邏輯運算(與、或、非、異或)時,三個數(shù)據輸入端中的兩個作為操作數(shù)的輸入,另外一個可以忽略。輸出端:當ALU進行全加(全減)運算時,兩個輸出端分別為和(差)、進位(借位)。當ALU進行邏輯運算時,兩個輸出端為邏輯運算的結果和結果的取反。一種供參考的ALU功能表:提示:ALU的輸入端接六位計數(shù)器(000000111111)的

7、輸出。實驗過程與結果:1. 按實驗內容連接電路,先將F0-F7分別接到8個led,用單步脈沖檢查電路是否連接正確。LED燈亮滅情況無誤后,74LS197接10KHz方波輸入信號,用示波器觀察并記錄下了各組信號。由于疏忽,報告里照片中只有F0-F7的波形,有完整波形的圖像并未記錄下來,但就F0-F7波形可知,本實驗電路達到了設計目標。2. 74LS197的十六進制輸出Q3、Q2作為S2和S1端的輸入,Q1作為S0端的輸入,對應A信號。Q0作為B信號輸入。真值表如下:S1S0ABY00000000100010000111010000101101101011111000010011101011011

8、011001110111110011110最終得出D0-D7輸入端連接如下圖:由于時間關系,本實驗沒經過單步調試的過程,直接用10kHz的方波作為74LS197的輸入信號,用示波器觀察得波形如下圖:在后來添加的白線的后面,依次顯示對應真值表順序的波形。3. 本實驗一共完成了兩次,一次使用門電路完成,一次使用74LS138完成。真值表如下:SP1P2C1Cn00000001100101001101100001011111010111001) 用門電路實現(xiàn)得出表達式 C1 = P1P2+P2P1,用74LS86上的異或門實現(xiàn) Cn = P1*P2*S + P1*P2*S = P2*(P1*S + P1*S),用74LS86和74LS08實現(xiàn)。2) 用74LS138實現(xiàn)由真值表可知,C1對應D1*D2*D5*D6,Cn對應D3*D5,用74LS20實現(xiàn)。實驗總結: 1. 注意記錄每個實驗的示波器波形,作為實驗報

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論