半導(dǎo)體材料的基本特性概要

1、半導(dǎo)體的概念 從導(dǎo)電特性和電阻率來(lái)分： 超導(dǎo)體: 大于106(cm)-1 導(dǎo)體: 106104(cm)-1，容易導(dǎo)電的物體。如：鐵、銅等 絕緣體: 小于10-10cm)-1，幾乎不導(dǎo)電的物體。如：橡膠等 半導(dǎo)體: 10410-10(cm)-1 ，導(dǎo)電性能介于導(dǎo)體和絕緣體之 間的物體，在一定條件下可導(dǎo)電。 原子結(jié)構(gòu) 由三種不同的粒子構(gòu)成：中性中子和帶正電的質(zhì)子組成原子核，以及圍繞原子核旋轉(zhuǎn)的帶負(fù)電核的電子，質(zhì)子數(shù)與電子數(shù)相等呈現(xiàn)中性。 電子能級(jí) 原子級(jí)的能量單位是電子伏特，它代表一個(gè)電子從低電勢(shì)處移動(dòng)到高出1V的的電勢(shì)處所獲得的動(dòng)能。 價(jià)電子層 原子最外部的電子層就是價(jià)電子層，對(duì)原子的化學(xué)和物理

2、性質(zhì)具有顯著的影響，只有一個(gè)價(jià)電子的原子很容易失去這個(gè)電子，有7個(gè)價(jià)電子的原子容易得到一個(gè)電子，具有親和力。 不同元素的原子共有價(jià)電子形成的粒子鍵，原子通過(guò)共有電子來(lái)使價(jià)層完全填充變得穩(wěn)定。束縛電子同時(shí)受兩個(gè)原子的約束，如果沒(méi)有足夠的能量，不易脫離軌道半導(dǎo)體分類半導(dǎo)體分類本征半導(dǎo)體：幾乎不含任何雜質(zhì)的半導(dǎo)體。自由電子 當(dāng)導(dǎo)體處于熱力學(xué)溫度0K時(shí)，導(dǎo)體中沒(méi)有自由電子。當(dāng)溫度升高或受到光的照射時(shí)，價(jià)電子能量增高，有的價(jià)電子可以掙脫原子核的束縛，而參與導(dǎo)電，成為自由電子?？昭?自由電子產(chǎn)生的同時(shí)，在其原來(lái)的共價(jià)鍵中就出現(xiàn)了一個(gè)空位，原子的電中性被破壞，呈現(xiàn)出正電性，人們常稱呈現(xiàn)正電性的這個(gè)空位為空穴

3、。概念：摻入雜質(zhì)的本征半導(dǎo)體稱為雜質(zhì)半導(dǎo)體。N型半導(dǎo)體：在本征半導(dǎo)體中摻入五價(jià)雜質(zhì)元素，例如磷，氮自由電子多數(shù)載流子（由兩部分組成）空穴少數(shù)載流子雜質(zhì)半導(dǎo)體 P型半導(dǎo)體 在本征半導(dǎo)體中摻入三價(jià)雜質(zhì)元素，如硼、鎵、銦等形成了P型半導(dǎo)體，也稱為空穴型半導(dǎo)體。自由電子少數(shù)載流子空穴多數(shù)載流子（由兩部分組成）電子的共有化運(yùn)動(dòng)滿足能量最低原理泡利不相容原理能帶結(jié)構(gòu)的形成 兩個(gè)原子靠近時(shí)，電子波函數(shù)將重疊。這時(shí)泡利不相容原理不允許一個(gè)量子態(tài)上有兩個(gè)電子存在，于是一個(gè)能級(jí)將分裂為2個(gè)能級(jí)，N個(gè)原子靠近時(shí)，一個(gè)能級(jí)將分裂為N個(gè)相距很近的能級(jí)，形成能帶能帶的特點(diǎn)： 能帶的寬窄由晶體的性質(zhì)決定,與所含的原子數(shù)無(wú)關(guān)

4、。 能量較高的能帶比較寬，能量低的較窄。 每個(gè)能帶中的能級(jí)數(shù)目與晶體中的原子數(shù)有關(guān)。 能帶中能量不連續(xù)常見(jiàn)半導(dǎo)體硅硅是一種元素半導(dǎo)體 ，4個(gè)價(jià)電子，正好位于優(yōu)質(zhì)導(dǎo)體和絕緣體之間。 選擇硅的主要理由： 硅的豐富度 更高的熔化溫度允許更寬的工藝容限 更高的工作溫度范圍 氧化硅的自然形成半導(dǎo)體產(chǎn)業(yè)的發(fā)展半導(dǎo)體產(chǎn)業(yè)的發(fā)展 半導(dǎo)體產(chǎn)業(yè)發(fā)展的基礎(chǔ)是在20世紀(jì)上半業(yè)開(kāi)發(fā)的技術(shù)上培育出來(lái)的，關(guān)鍵技術(shù)是在工業(yè)和學(xué)術(shù)網(wǎng)中獲取的。 集成電路的發(fā)展摩爾定律：1964年 ，戈登.摩爾，半導(dǎo)體產(chǎn)業(yè)先驅(qū)者和英特爾公司的創(chuàng)始人，預(yù)言在一塊芯片上的晶體管數(shù)大約每隔一年翻一番。半導(dǎo)體工業(yè)為什么有如此的發(fā)展速度第一：集成電路業(yè)屬于

5、非資源耗盡型的環(huán)保類產(chǎn)業(yè)，原始材料是地殼中的二氧化硅。第二：集成電路的設(shè)計(jì)與制造技術(shù)中高新技術(shù)含量和技術(shù)賦加值極高 ，產(chǎn)出效益好。第三：集成電路的設(shè)計(jì)與制造業(yè)是充滿技術(shù)驅(qū)動(dòng)的效益驅(qū)動(dòng)的高活性產(chǎn)業(yè) 提高芯片性能 提高芯片的可靠性 降低芯片的成本提高芯片的性能關(guān)鍵尺寸 芯片上的最小物理尺寸 芯片上器件尺寸的相應(yīng)縮小是按比例進(jìn)行的，僅減小一個(gè)尺寸是不可接受的。 每塊芯片上的元件數(shù) 減小一塊芯片的關(guān)鍵尺寸使得可以在硅片上制造更多的元件 ，由于芯片數(shù)增加性能也得到提高。 摩爾定律 功耗 真空管耗費(fèi)很大功率，而半導(dǎo)體器件確實(shí)耗用很小的功率，隨著器件的微型化，功耗相應(yīng)減小，盡管晶體管數(shù)以驚人的速度增長(zhǎng)，但是

6、功耗卻在不斷的下降。 芯片可靠性 芯片可靠性致力于趨于芯片壽命的功能的能力，通過(guò)嚴(yán)格的諸如無(wú)顆粒空氣凈化間的使用以及控制化學(xué)試劑的純度來(lái)控制玷污 由于特征尺寸的減小使得硅片上集成的晶體管增多降低了成本。 半導(dǎo)體產(chǎn)品市場(chǎng)大幅度增長(zhǎng)引入了制造的規(guī)模經(jīng)濟(jì)微電子技術(shù)發(fā)展展望微電子技術(shù)發(fā)展展望縱觀20世紀(jì)中硅基微電子技術(shù)的發(fā)展歷程，未來(lái)微電子技術(shù)將主要表現(xiàn)為：1、器件的特征尺寸繼續(xù)縮小2、系統(tǒng)集成芯片將是將來(lái)一段時(shí)間內(nèi)發(fā)展的重點(diǎn)3、微電子與其它學(xué)科的結(jié)合將誕生新的技術(shù)交叉點(diǎn)和產(chǎn)業(yè)增長(zhǎng)點(diǎn)。集成電路的概念 將若干個(gè)二極管、晶體管、電阻和電容等元件按照特定的電路連接方式，焊接到一快半導(dǎo)體單晶片或陶瓷機(jī)片上，使

7、之成為一個(gè)整體以完成某一特定功能的電路組件。集成電路優(yōu)點(diǎn)集成電路優(yōu)點(diǎn)提高工作速度內(nèi)部連線短，縮短延遲時(shí)間，尺寸小，連線分布電容和PN結(jié)電容減小。降低功耗尺寸小，連線短，電阻小降低電子整機(jī)成本？減少印制電路和插接件體積小，質(zhì)量輕可靠性高縮短電子產(chǎn)品生產(chǎn)周期 集成電路的分類按器件結(jié)構(gòu)類型和工藝分雙極型集成電路，有源器件是雙極型晶體管，載流子是電子和空穴。一般用于模擬集成電路和中、小規(guī)模集成電路。優(yōu)點(diǎn)：工作速度高、驅(qū)動(dòng)能力強(qiáng) MOS（metal-oxide-semiconductor）管集成電路,有源器件為MOS晶體管。載流子是電子或者空穴，又稱為單極型晶體管。優(yōu)點(diǎn)：輸入阻抗高、抗干擾能力強(qiáng)、功耗低

8、、集成度高、制作工藝簡(jiǎn)單。 雙極型-MOS集成電路，兩者的混合電路 同時(shí)具有兩者的優(yōu)點(diǎn) 。按電路功能分 數(shù)字集成電路，傳遞和處理數(shù)字信號(hào)。 應(yīng)用范圍：計(jì)算機(jī)、通信處理機(jī) 模擬集成電路，傳遞和處理模擬信號(hào)。 應(yīng)用范圍：信號(hào)傳感器、A/D、D/A等 數(shù)模混合電路 微波集成電路，所傳遞和處理的信號(hào)頻率大于300MHz。應(yīng)用范圍：混頻器，振蕩器等集成電路對(duì)半導(dǎo)體材料的基本的要求 襯底必須是純凈的 單晶硅片 晶體的基本形態(tài) 單晶 多晶 非晶 綜合指標(biāo)要求 導(dǎo)電類型 N型或P型 硅片制造硅片制備硅片測(cè)試/揀選裝配與封裝終測(cè)硅片制備 在這一階段，將硅從沙中提煉并純化，經(jīng)過(guò)特殊工藝生產(chǎn)適當(dāng)直徑的硅錠，然后將硅錠切割。硅片制造 自硅片開(kāi)始的微芯片制作是第二階段，稱為硅片制造。裸露的硅片到達(dá) 硅片制造廠，然后經(jīng)過(guò)各種清洗、成膜、光刻、刻蝕和摻雜步驟，加工完的硅片具有永久刻蝕在硅片上的一套集成電路。硅片測(cè)試/揀選 硅片制造完成后，硅片被送到測(cè)試和揀選區(qū)，在那里進(jìn)行單個(gè)芯片的探測(cè)和電學(xué)測(cè)試，揀選出不合格的芯片。裝配與封裝 硅片揀選和測(cè)試后，進(jìn)入裝