基于FPGA的嵌入式監(jiān)控系統(tǒng)研究設(shè)計

1、來源：無線測溫目前，圖像監(jiān)控系統(tǒng)大多采用PC 和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國還只是起步階段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產(chǎn)品時， 沒有統(tǒng)一的開發(fā)標(biāo)準(zhǔn)和共用的開發(fā)平臺，而且沒有可靠的功能和性能測試標(biāo)準(zhǔn)，各個企業(yè)的開發(fā)技術(shù)力量分散，極大的影響了該類產(chǎn)品開發(fā)的效率和可靠性。而制造出來的產(chǎn)品同國外同類產(chǎn)品相比，功能相差太大， 沒有競爭力， 市場基本上被國外公司 所占領(lǐng)。因此，開發(fā)一個該類嵌入式系統(tǒng)勢在必行。系統(tǒng)總體方案為了實現(xiàn)自動圖像報警和圖像采集，本文設(shè)計了動體檢測算法，這是因為絕大多數(shù)情況下我們只對監(jiān)控區(qū)域中運(yùn)動的物體感興趣，這樣可

2、以過濾掉只包含靜態(tài)背景的圖像，從而降低了對有限的嵌入式硬件資源的消耗。由于活動物體大多是人，而且這也是圖像監(jiān)控的目標(biāo)，為此加入了人體信號探測器，用以輔助動體檢測，以達(dá)到降低圖像報警誤報率的目的。本系統(tǒng)主要集成了圖像采集、控制和存儲等器件或芯片，組成了以FPGA 為控制核心的實時圖 像監(jiān)控系統(tǒng)。系統(tǒng)的總體方案如圖1所示。圖 1 圖像監(jiān)控系統(tǒng)結(jié)構(gòu)圖系統(tǒng)工作流程為：系統(tǒng)上電后，F(xiàn)PGA 從外部 EEPROM 自動加載程序， I2C 模塊對 CIS 進(jìn)行初始化工作參數(shù)配置。CIS 向 FPGA 輸入圖像數(shù)據(jù)信號， FPGA 將采集的原始數(shù)據(jù) (RAW)轉(zhuǎn)換成 RGB 格式，幀緩沖模塊(Frame Bu

3、ffer) 每次將相鄰兩幀圖像數(shù)據(jù)寫入SDRAM ，然后比較這兩幀圖像的差值，如果差值大于設(shè)定的閾值， 并且人體探測器輸出高電平，就認(rèn)為檢測到了外 界場景的運(yùn)動，系統(tǒng)會自動將捕獲的圖像輸出到SD 卡進(jìn)行存儲。圖 2給出了系統(tǒng)的工作流程。圖 2 系統(tǒng)工作流程圖圖 3 電源電路原理圖系統(tǒng)硬件設(shè)計與實現(xiàn)圖像監(jiān)控系統(tǒng)處理的數(shù)據(jù)量較大， 同時還要滿足實時性要求， 因此板載電路需要選用容量較大，速度較快的器件。本系統(tǒng)采集的一幀圖像分辨率大小為640×480，色深是 24位，檢測時需要在SDRAM緩存兩幀，因此SDRAM的容量必須大于1.8M字節(jié)(640 ×480 ×3

4、5;2=1843200 字節(jié) )，由于每個像素位寬為24位，同時NIOS 是 32位的處理器，所以 SDRAM的位寬最好是 32位。外部提供給 FPGA 的晶振頻率必須大于CIS 的像素時鐘25MHz 。考慮到檢測算法需要較多的邏輯資源，因此 FPGA 的片內(nèi) LE的管腳必 須要滿足外部器件連接的要求， 在本系統(tǒng)中要實現(xiàn)所有器件的的 I/O 管腳必須大于 150個。由于電路原理圖較多，這里只給出其中的一要很豐富，另外 FPGA I/O 口相連， FPGA 部分。主控制芯片電路本系統(tǒng)選用的Cyclone 系列 FPGA 器件的具體型號是EPlCl2Q240C8 。邏輯資源達(dá) 12060個邏輯單元

5、 (LE ，Logic Elements) ，片內(nèi) RAM 的容量為 239616bits 。完全可以滿足圖像采集的設(shè)計要求。其內(nèi)核供電采用 1.5V 、 0.13um 工藝，功耗較低。Cyclone 器件支持各種單端I/O接口標(biāo)準(zhǔn)， 如 3.3V 、2.5V 、1.8V 、LVTTL 、LVCMOS 、SSTL 。Cyclone 器件具有兩個可編程鎖相環(huán) (PLL) 和八個全局時鐘線，提供健全的時鐘管理和頻率合成功能，實現(xiàn)最大的系統(tǒng)性能。 Cyclone 器件具有高級外部存儲器接口，允許設(shè)計者將外部單數(shù)據(jù)率 (SDR)SDRAM，雙數(shù)據(jù)率 (DDR) 、SDRAM 和 DDR FCRAM器件

6、集成到復(fù)雜系統(tǒng)設(shè)計中，而不會降低數(shù)據(jù)訪問的性能。 Cyclone 系列 FPGA 器件基于一種全新的低成本架構(gòu)，從設(shè)計之初就充分考慮了成本 的節(jié)省，因此可以為價格敏感的應(yīng)用提供全新的可編程的解決方案。電源電路一般而言， FPGA器件出于芯片設(shè)計、多電平接口的需要，電源都分為兩組：VCCINT 和VCCIO ，即內(nèi)核電源和 I/O電源，隨著芯片內(nèi)部連線尺度的逐漸減小，核心電源電壓和接口電壓也越來越低。本設(shè)計中EPlCl2 器件的 VCCINT 為 1.5V ， VCCIO 為 3.3V 。目前總的來說有三種電源解決方案，分別是線性穩(wěn)壓器電源(LDO) 、開關(guān)穩(wěn)壓器電源和電源模塊。LDO 線性穩(wěn)壓

7、器適用于降壓變換， 具體效果與輸入 / 輸出電壓比有關(guān)。 從基本原理來說， LDO根據(jù)負(fù)載電阻的變化情況來調(diào)節(jié)自身的內(nèi)電阻，從而保證穩(wěn)壓輸出端的電壓不變。其變換效率可以簡單地看作輸出與輸入電壓之比。由于采用線性調(diào)節(jié)原理， LDO 本質(zhì)上沒有輸出紋波。與LDO 相比， DC/DC調(diào)整器輸出紋波電壓較大、 瞬時恢復(fù)時間較慢、容易產(chǎn)生電磁干擾 (EMI) 。系統(tǒng)電源輸入電壓為5V ，3.3V電壓供電部分采用了ASl084 ；此外，對于 FPGA 的 PLL 工作需要的 1.5V 電源 部分，采用AMS1117-1.5 LDO來實現(xiàn)。由于 Altera 的 PLL 是模擬電路實現(xiàn)的，其對電源噪聲比較敏

8、感，所以在設(shè)計PCB 的時候，對給 PU 的供電部分要做一些特殊的處理。即使在設(shè)計中沒有用到PLL 也必須給其供電。本系統(tǒng)中選用的EPlCl2F400C8 芯片的輸入輸出接口電壓為3.3V ，內(nèi)核電壓降低到1.5V ，這樣可以降低功耗，有利于系統(tǒng)的穩(wěn)定，但也給電源供電和其它芯片的選擇帶來了麻煩，系統(tǒng)中其它芯片的接口電壓必須為3.3V ，至少也要兼容 3.3V ，電源設(shè)計中需要考慮的主要問題是功率是否滿足的問題。SD 卡接口電路在各種存儲設(shè)備中， SD 卡不僅小巧，而且功耗很低，另外市面上常見SD 卡的容量可達(dá)到2GB 以上，因此非常適合用于對體積和功耗要求嚴(yán)格的嵌入式圖像存儲。如圖4所示， S

9、PI的兩個數(shù)據(jù)線 DAT0、 CMD 分別接上拉電阻，這是為了使本電路可以與MMC 卡的接口兼容。卡的供 電采用可控方式， 這是為了防止SD/MMC 卡進(jìn)入不確定狀態(tài)時，可以通過對卡重新上電使卡復(fù)位而無需拔出卡?？煽仉娐凡捎肞 型 MOS 管，由 FPGA 的 GPIO 口 SDPC進(jìn)行控制，當(dāng) SDPC 輸出高電平時， MOS 管關(guān)斷，不給卡供電；當(dāng)SDPC 輸出低電平時，MOS 管開通， VCC3V3 電源給卡供電?？紤]管子開通時，漏極與源極之間的壓降要足夠小(保證 SD/MMC卡的工作電壓在允許范圍內(nèi))，管子允許通過的電流也要滿足卡的要求，一般一張 SD/MMC卡工作時的最大電流通常為4

10、5mA 左右，所以選用的MOS 管要求允許通過100mA 左右的電流。采用 2SJ355的目的是當(dāng)它開通時，管子上的壓降比較小。圖 4 SD 卡電路原理圖圖 5圖像傳感器電路原理圖卡檢測電路包括兩部分： 卡是否完全插入到卡座中和卡是否寫保護(hù)。 檢測信號由卡座的兩個引腳以電平的方式輸出。當(dāng)卡插入到 卡座并插入到位時， SDIN( 第 10腳) 由于卡座內(nèi)部觸點連接到 GND ，輸出低電平；當(dāng)卡拔出時，該引腳由于上拉電阻 R2的存在而輸出高電平，該輸出由 FPGA 的輸入引腳來檢測?？ㄊ欠駥懕Ｗo(hù)的檢測與卡是否完全插入到卡座中的檢測原理是一樣的。圖像傳感器電路圖像的輸入端的采集模塊是CMOS 圖像傳

11、感器， 與 CCD 傳感器相比， CMOS 傳感器不僅成本遠(yuǎn)低于 CCD 產(chǎn)品。而且CMOS 傳感器可輕松實現(xiàn)較高的集成度(比如 CMOS 被廣泛用于拍攝手機(jī)的微型攝像頭)，另外 CMOS 傳感器擁有超低功耗的優(yōu)點。本系統(tǒng)圖像采集用于監(jiān)控 領(lǐng)域，對于圖像的質(zhì)量要求不是非常高，而對傳感器的功耗要求必須很低，而且可以直接輸出系統(tǒng)需要的數(shù)據(jù)格式，因此本系統(tǒng)的圖像采集部分選用了CMOS 圖像傳感器。在本設(shè)計中采用美光科技公司的MT9M011型號CMOS圖像傳感器，MT9M011是一塊SXGA(super extended graphics array ，超大擴(kuò)展圖像陣列)制式的 1/3英寸主動式數(shù)字圖

12、像傳感器，其有效圖像序列范圍為 1280×1024，結(jié)合了眾多數(shù)碼照相機(jī)具有的功能如開窗 取景、行列跳躍、 快照模式等等， 可以通過一個兩線的串口來實現(xiàn)可編程操作， 并且具有功耗低的特點。片載 A D 轉(zhuǎn)換器將提供每像素 I/O 位的輸出精度，幀有 效和行有效信號將在特定的引腳上輸出，并且還配有像素時鐘同步響應(yīng)的有效數(shù)據(jù)。NiOS系統(tǒng)軟件設(shè)計及實現(xiàn)本系統(tǒng)的軟件設(shè)計是以C 語言形式在利用Altera公司的軟件集成開發(fā)工具IDE所提供的硬件配置模塊(HAL)的函數(shù)支持下來完成編寫的。系統(tǒng)啟動后，進(jìn)行初始化工作，初始化程序主要完成初始化DMA通道及清FIFO控制接口的FIFO緩沖器等。隨后

13、系統(tǒng)進(jìn)入主循環(huán)狀 態(tài)，并檢測按鍵。當(dāng)檢測到DETECT 時，啟動FIFO 控制接口開始保存數(shù)據(jù)，當(dāng)檢測到data_avaible 有效時，啟動一次DMA傳輸。如此循環(huán)，直到檢測到SAVE_DONE為止，就實現(xiàn)了圖像數(shù)據(jù)的采集功能。UART傳輸程序設(shè)計uart 傳輸程序主要是將圖像數(shù)據(jù)傳輸?shù)诫娔X進(jìn)行顯示，用于調(diào)試。在PC 端，通過串口接收工具和 Matlab 將圖像顯示出來。 Nios II 系統(tǒng)中，可以通過ANSI C 文件操作的標(biāo)準(zhǔn)庫函數(shù)來執(zhí)行 UART 傳輸 (uart 0) ，即將 UART 作為文件來處理。執(zhí)行過程為：打開外設(shè)UART 并獲得外設(shè)旬柄 fopen()；向外寫入數(shù)據(jù) fWrite() ；關(guān)閉外設(shè) fclose() 。SD 存儲卡的程序設(shè)計SD 卡程序設(shè)計包括驅(qū)動程序和文件系統(tǒng)兩部分設(shè)計。兩部分通過文件系統(tǒng)的接口函數(shù)相連接。驅(qū)動程序包括硬件配置模塊和命 令應(yīng)用模塊。硬件配置模塊包括訪問 SD 卡的硬件環(huán)境配置、 SPI 接口實現(xiàn)通訊的基本函數(shù)、內(nèi)存變量初始化以及 SPI 中斷的處理。命令應(yīng)用模塊提供訪問 SD 卡的讀數(shù)據(jù)函數(shù)和寫數(shù)據(jù)函數(shù)。結(jié)論本文主要完成了嵌入式圖像監(jiān)控系統(tǒng)的設(shè)計，該系統(tǒng)克服了模