數(shù)字電路復(fù)習(xí)指導(dǎo)(公開版)

1、第一章 邏輯代數(shù)基礎(chǔ)一、本章知識點1 數(shù)制及不同數(shù)制間的轉(zhuǎn)換 熟練掌握各種不同數(shù)制之間的互相轉(zhuǎn)換。2 碼制 定義、碼的表示方法BCD碼的定義，常用BCD碼特點及表示十進(jìn)制數(shù)的方法。3 邏輯代數(shù)的基本公式和常用公式掌握邏輯代數(shù)的基本公式和常用公式。4 邏輯代數(shù)的三個基本定理定義，應(yīng)用6邏輯函數(shù)的表示方法及相互轉(zhuǎn)換7邏輯函數(shù)最小項之和的標(biāo)準(zhǔn)形式8邏輯函數(shù)的化簡公式法化簡邏輯函數(shù)卡諾圖法化簡邏輯函數(shù)的基本原理及化簡方法二、例題1.1 數(shù)制轉(zhuǎn)換1. (46.125)10= ( 101110.001 )2 =( 56.1 )8=( 2E.2 )162. (13.A)16=( 00010011.1010

2、)2=( 19.625 )10 3. (10011.1)2=( 23.4 )8=( 19.5 )101.2 書本68頁1.1-1.3題1.3. 將下列三位BCD碼轉(zhuǎn)換為十進(jìn)制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對應(yīng)的十進(jìn)制數(shù)。1. (10110010110)余3碼 = （263）10 2. (10110010110)8421碼= （596）101.4 分別求下列函數(shù)的對偶式Y(jié)和反函數(shù)1. 2. 1.5 書本68頁1.5題1.6 求下列函數(shù)的與非-與非式。1. 練一練：書本67頁1.6題1.6 將下列函數(shù)展成最小項之和的標(biāo)準(zhǔn)形式1. Y= 2. 練一練：書本66頁1.5題1.7 用公式法化簡下

3、列函數(shù)1. 2. 練一練：書本69頁1.9題1.8 用卡諾圖化簡下列邏輯函數(shù)1. 2. 3. 練一練：書本71頁1.14題第二章 門電路一、本章重點1各類門電路的符號及功能；2TTL電路的外特性及其應(yīng)用3CMOS電路的外特性及其應(yīng)用二、本章知識點 (一) 基本概念1、熟記各種功能門電路的邏輯符號。2、熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉(zhuǎn)折電壓值）。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5、正確理解門電路多余輸入端的處理方法（應(yīng)該接什么邏輯電平）。6、熟練掌握TTL門電路輸入端的負(fù)載特性，開門電阻值、關(guān)門電阻值，會判斷輸入端在接不同負(fù)

4、載電阻時所對應(yīng)的相應(yīng)邏輯值。7、熟練掌握TTL門電路的輸入端電壓電流關(guān)系特性（在輸入高、低電平時相應(yīng)的電流方向及大?。?。8、熟練掌握TTL門電路的輸出端電壓電流關(guān)系特性（在輸出高、低電平時相應(yīng)的電流方向及大?。?、會判斷負(fù)邏輯的門電路轉(zhuǎn)換成正邏輯時門電路新的邏輯功能。10、會比較TTL電路系列產(chǎn)品（74、74H、74S、74LS）的性能（工作速度、功耗）。11、熟記集電極開路門、三態(tài)門、CMOS傳輸門的功能及邏輯符號。12、正確理解集電極開路的門電路（OC門）使用時時需要外接電源和限流電阻，輸出端能并聯(lián)使用實現(xiàn)“線與”的工作特點。13、會根據(jù)使能端邏輯值判斷三態(tài)門的工作狀態(tài)，會根據(jù)控制端邏輯

5、值判斷CMOS傳輸門的工作狀態(tài)。14、正確理解CMOS傳輸門輸入、輸出端可以互換使用、實現(xiàn)數(shù)據(jù)雙向傳輸?shù)奶攸c；CMOS傳輸門又稱為電子模擬開關(guān)，可用來傳輸連續(xù)變化的模擬電壓信號，正確理解其電路的基本組成。 (二) 簡要分析熟練掌握各種功能門電路的邏輯功能。熟練掌握TTL門電路輸入端的負(fù)載特性、輸入/輸出端的電壓電流關(guān)系特性，會判斷各種情況下輸入端的邏輯值。熟練掌握集電極開路門的線與結(jié)構(gòu)、三態(tài)門工作狀態(tài)的判斷、CMOS傳輸門工作狀態(tài)的判斷。在掌握以上知識點的前提下，具備以下分析能力：1、根據(jù)各種門電路的給定接法，寫出相應(yīng)的輸出邏輯表達(dá)式。2、根據(jù)各種門電路的給定接法，求出相應(yīng)的輸出邏輯值。3、根

6、據(jù)各種門電路的給定接法、及輸入波形，畫出相應(yīng)的輸出波形。4、分析給定的各種門電路的接法，指出電路中存在的問題并改正。三、例題1指出下圖中由TTL門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？解：Y1= 低電平 Y2= 高電平 Y3= 高阻 Y4= 高電平 練一練：書本132頁2.3題2. 已知圖示TTL門電路的輸入端波形，試分別畫出Y1、Y2、Y3、Y4的輸出波形。解：波形如圖所示練一練：書本133頁2.4題3下圖電路均由TTL門組成，RON=2K，ROFF=0.7K，試分別寫出輸出函數(shù)的表達(dá)式。解： 練一練：書本133頁2.6題4已知CMOS邏輯電路如圖所示，試寫出輸出邏輯函數(shù)Y

7、1、Y2的表達(dá)式。解： 5TTL門電路如圖所示。（1）圖中多余輸入端B應(yīng)接 。（2）為使圖中電路F1=f(A,C)正常工作，該電路是否還有錯誤？為什么？如有錯誤，請改正。在上述（1）、（2）問題解決后：（3）如A=1、C=0，1門輸出Y ，F(xiàn)1= ； 如A=1、C=1，1門輸出Y ，F(xiàn)1= ；解：（1）圖中多余輸入端B應(yīng)接 低電平 。（2）或非門輸入端通過10K電阻接地，相當(dāng)于常接高電平，封鎖了或非門，使它出低電平，與A、C無關(guān)了。因此，為使圖中電路F1=f(A,C)正常工作，該電路確實有錯誤。改正：把10K電阻改換為小于700的電阻即可。（3）如A=1、C=0，1門輸出Y 0 ，F(xiàn)1= 1

8、； 如A=1、C=1，1門輸出Y 高阻 ，F(xiàn)1= 0 ；6已知TTL邏輯電路如圖所示，試分別寫出Y1、Y2、Y3、Y4的輸出邏輯值。解： 高阻練一練：書本136頁2.4題第三章 組合邏輯電路一、本章知識點(一)概念1.組合電路：電路在任一時刻輸出僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關(guān)。電路結(jié)構(gòu)特點：只有門電路，不含存儲（記憶）單元。2.編碼器的邏輯功能：把輸入的每一個高、低電平信號編成一個對應(yīng)的二進(jìn)制代碼。優(yōu)先編碼器：幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。3.譯碼器的邏輯功能：輸入二進(jìn)制代碼，輸出高、低電平信號。顯示譯碼器：半導(dǎo)體數(shù)碼管(LED數(shù)碼管)、 液晶顯示器(

9、LCD)4.數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個輸出的電路，也稱為多路開關(guān)。5.加法器半加器：不考慮來自低位的進(jìn)位的兩個1位二進(jìn)制數(shù)相加的電路。全加器：帶低位進(jìn)位的兩個 1 位二進(jìn)制數(shù)相加的電路。超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路比較復(fù)雜，但其速度快。6.數(shù)值比較器：比較兩個數(shù)字大小的各種邏輯電路。 (二)組合邏輯電路的分析方法分析步驟：1.由圖寫出邏輯函數(shù)式，并作適當(dāng)化簡；注意：寫邏輯函數(shù)式時從輸入到輸出逐級寫出。2.由函數(shù)式列出真值表；3.根據(jù)真值表說明電路功能。(三)組合邏輯電路的設(shè)計方法設(shè)計步驟：1.邏輯抽象：設(shè)計要求-文字描述的具有一定因果關(guān)系的事件。邏輯要求-真值表(1)

10、 設(shè)定變量-根據(jù)因果關(guān)系確定輸入、輸出變量；(2)狀態(tài)賦值：定義邏輯狀態(tài)的含意 輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表2.由真值表寫出邏輯函數(shù)式 真值表函數(shù)式，有時可省略。3.選定器件的類型可選用小規(guī)模門電路，中規(guī)模常用組合邏輯器件或可編程邏輯器件。4.函數(shù)化簡或變換式(1)用門電路進(jìn)行設(shè)計：從真值表-卡諾圖/公式法化簡。(2)用中規(guī)模常用組合電路設(shè)計：把函數(shù)式變換為與所用器件函數(shù)式相似的形式。(3)使用存儲器、可編程邏輯器件設(shè)計組合電路5.畫出邏輯圖原理性設(shè)計(邏輯設(shè)計)完成。(四)常用組合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器(五)用常用中規(guī)模

11、集成組合邏輯器件計組合電路1.用譯碼器設(shè)計組合電路方法：(1)選擇集成二進(jìn)制譯碼器；(2)寫函數(shù)的標(biāo)準(zhǔn)與非-與非式；(3)確認(rèn)變量和輸入關(guān)系；(4)畫連線圖。2.用數(shù)據(jù)選擇器設(shè)計組合電路方法：(1)寫出函數(shù)的標(biāo)準(zhǔn)與或式和數(shù)據(jù)選擇器表達(dá)式；(2)對照比較確定輸入變量和地址碼的對應(yīng)關(guān)系；輸入變量可能是變量(原變量或反變量)，也可能是常量(0或1)。(3)畫連線圖。3.用加法器設(shè)計組合電路-用在加（減）某一常數(shù)的場合二、例題1.組合電路如圖所示，分析該電路的邏輯功能。解： 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110(1)由邏輯圖

12、逐級寫出邏輯表達(dá)式 (2)化簡與變換(3)由表達(dá)式列出真值表(4)分析邏輯功能 由真值表可知，當(dāng)A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。練一練：書本223頁3.2題2.由3線-8線譯碼74LS138（輸出低電平有效）和4選1數(shù)據(jù)選擇器（74LS153）組成如圖所示的電路，B1、B2和C1、C2為二組二進(jìn)制數(shù)，試列出真值表，并說明功能。解： 輸出表達(dá)式： 真值表 功能說明：由地址碼C2C1選擇B2B1的最小項的反變量輸出3.設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。要求：（

13、1）用門電路實現(xiàn)（2）用3-8線譯碼器實現(xiàn)（3）用4選1數(shù)據(jù)選擇器實現(xiàn)。解：(1)用門電路實現(xiàn)邏輯抽象輸入變量：R、A、G，紅、黃、綠燈；燈亮為1，不亮為0。輸出變量：Z-故障信號，正常工作Z為0，發(fā)生故障Z為1。真值表R A GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111列出真值表寫出函數(shù)式并化簡經(jīng)卡諾圖化簡得：畫出電路圖(2)用3-8線譯碼器實現(xiàn)標(biāo)準(zhǔn)與或式 化成與非-與非式 設(shè)R=A2、A=A1、G=A0 則畫連線圖(3)用4選1數(shù)據(jù)選擇器實現(xiàn)標(biāo)準(zhǔn)與或式 S =1時 4選1 確定輸入變量和地址碼的對應(yīng)關(guān)系令A(yù) =A1，G = A0 則：

14、 畫連線圖4.分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實現(xiàn)函數(shù)F=AB+BC+AC。解：(1)用4選1數(shù)據(jù)選擇器來設(shè)計 標(biāo)準(zhǔn)與或式 數(shù)據(jù)選擇器 確定輸入變量和地址碼的對應(yīng)關(guān)系令 A1 = A, A0 = B 則D0 = 0 D1 =D2 = C D3 = 1 畫連線圖(2)用8選1數(shù)據(jù)選擇器來實現(xiàn)標(biāo)準(zhǔn)與或式8選1數(shù)據(jù)選擇器：確定輸入變量和地址碼的對應(yīng)關(guān)系令A(yù)=A2，B=A1，C=A0 D3=D5=D6=D7=1D0=D1=D2=D4=0 畫圖練一練：書本224頁3.6題第四章 觸發(fā)器一、本章知識點1、 掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯功能最強(qiáng)）2、 掌握觸發(fā)器

15、的特性方程3、 觸發(fā)器的相互轉(zhuǎn)換方法（JK、D轉(zhuǎn)換成其它類型觸發(fā)器）4、 掌握J(rèn)K、D觸發(fā)器的動作特點（主從、邊沿、維持阻塞觸發(fā)器）5、掌握由JK、D觸發(fā)器等構(gòu)成的電路分析及工作波形繪制二、練習(xí)題舉例分析：1、JK觸發(fā)器的觸發(fā)信號和輸入信號如圖所示。試畫出Q1端的輸出波形。（所有觸發(fā)器的初態(tài)為0）解：練一練：書本272頁4.7題2、用主從的D觸發(fā)器和邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號和輸入信號，試畫出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）練一練：書本275頁4.5題第五章 時序邏輯電路一、本章知識點1、 時序邏輯電路通常由組合電路和存儲電路兩部分組成，而存儲電路是必不

16、可少的。2、 時序邏輯電路邏輯功能特點：任一時刻的輸出信號不僅取決于當(dāng)時的輸入信號，且取決于電路原來的狀態(tài)。3、 米利、穆爾型（Mealy Moore）時序邏輯電路的概念。4、 熟練掌握根據(jù)單片集成計數(shù)器的功能表構(gòu)成N進(jìn)制計數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)5、 熟練掌握用JK、D觸發(fā)器構(gòu)成的同步時序邏輯電路的分析方法6、 熟練掌握用JK、D觸發(fā)器設(shè)計同步計數(shù)器的方法時序邏輯電路一、選擇題：1、相同計數(shù)器的異步計數(shù)器和同步計數(shù)器相比,一般情況下( ) A. 驅(qū)動方程簡單 B. 使用觸發(fā)器個數(shù)少 C. 工作速度快 D. 以上都不對2

17、、n級觸發(fā)器構(gòu)成的環(huán)形計數(shù)器,其有效循環(huán)的狀態(tài)數(shù)是( )A. n個 B. 2個 C. 4個 D. 6個3、下圖所示波形是一個( C )進(jìn)制加法計數(shù)器的波形圖。試問它有( A )個無效狀態(tài)。 A .2； B. 4 ； C. 6； D. 12CPQ1Q2 Q34、設(shè)計計數(shù)器時應(yīng)選用（ ）。A邊沿觸發(fā)器 B 基本觸發(fā)器 C同步觸發(fā)器 D施密特觸發(fā)器5、一塊7490十進(jìn)制計數(shù)器中,它含有的觸發(fā)器個數(shù)是( )A. 4 B. 2 C. 1 D. 66、n級觸發(fā)器構(gòu)成的扭環(huán)形計數(shù)器,其有效循環(huán)的狀態(tài)數(shù)是( ) A. 2n個 B. n個 C. 4個 D. 6個7、時序邏輯電路中一定包含（ ）A.觸發(fā)器 B.組

18、合邏輯電路 C.移位寄存器 D.譯碼器8、用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)長度為（ ）A. 2n B.2n C. D. n9、有一個移位寄存器，高位在左，低位在右，欲將存放在其中的二進(jìn)制數(shù)乘上(4)10,則應(yīng)將該寄存器中的數(shù)（ ）A.右移二位 B.左移一位 C. 右移二位 D.左移一位10、某時序邏輯電路的狀態(tài)轉(zhuǎn)換圖如下，若輸入序列X=1001時，設(shè)起始狀態(tài)為S1，則輸出序列Z=（ ） X/Z 0/1 1/0 S1 S2 0/0 1/1A. 0101 B.1011 C.0111 D.100011、一位8421BCD碼計數(shù)器至少需要（ ）個觸發(fā)器A. 4 B. 3 C.5 D.1012、

19、利用中規(guī)模集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器的方法有( ABC ) A.復(fù)位法 B.預(yù)置數(shù)法 C.級聯(lián)復(fù)位法13、在移位寄存器中采用并行輸出比串行輸出 （ ）。 A.快 B.慢 C.一樣快 D.不確定14、用觸發(fā)器設(shè)計一個24進(jìn)制的計數(shù)器，至少需要( )個觸發(fā)器。 A. 5 B.4 C.6 D. 315、在下列邏輯電路中，不是組合邏輯電路的有（ ）。A. 寄存器 B.編碼器 C.全加器 D. 譯碼器16、一個 4 位移位寄存器可以構(gòu)成最長計數(shù)器的長度是（ ）。 A. 15 B.12 C. 8 D.1617、有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位

20、數(shù)據(jù)的移位過程是（ ）。A.1011-0110-1100-10000000 B.1011-0101.1011-0111-111011011011 D.1011110111101111-111118、時鐘RS觸發(fā)器的觸發(fā)時刻為( ) A.CP0期間 B.CP1期間 C.CP上升沿 D.CP下降沿19、若有一個進(jìn)制計數(shù)器, 用復(fù)位法可以構(gòu)成進(jìn)制計數(shù)器, 則( )。 A. < B. > C.20、一個四位二進(jìn)制碼減法計數(shù)器的起始值為1001, 經(jīng)過100 個時鐘脈沖作用之后的值為:( ) A. 0101 B.0100 C.1101 D. 1100二、填空題：

21、1、某移位寄存器的時鐘脈沖頻率為100KHz,欲將存放在該寄存器中的數(shù)左移8位,完成該操作的時間為 。（8×10-5s）2、利用四位可逆移位寄存器串行輸入寄存1100，左移時首先輸入數(shù)碼 ，右移時首先輸入數(shù)碼 。（1；0。）3、時序邏輯電路在結(jié)構(gòu)上包含_和_兩部分。（組合邏輯電路；存儲電路） 4、時序邏輯電路的特點是，任意時刻的輸出不僅取決于該時刻的_，還與電路的_有關(guān)。（輸入信號，原狀態(tài)） 5、在同步計數(shù)器中，各觸發(fā)器的CP輸入端應(yīng)接 時鐘脈沖。（統(tǒng)一的）6、四位雙向移位寄存器T4194的功能表如表所示。由功能表可知，要實現(xiàn)保持功能，應(yīng)使 ，當(dāng)，S1=1，S0=0時，電路實現(xiàn) 功能

22、。（，S1=S0=0；左移）7、移位寄存器不但可_ ，而且還能對數(shù)據(jù)進(jìn)行 _。（移位，串并轉(zhuǎn)換）8、電路如下圖所示，若輸入CP脈沖頻率為20KHZ，則輸出F的頻率為 。（5 KHZ）9、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序邏輯電路和 時序邏輯電路。（同步、異步）10、某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，試問該計數(shù)器是一個 進(jìn)制 法計數(shù)器，它有 個有效狀態(tài)， 個無效狀態(tài)，該電路 自啟動。若用JK觸發(fā)器組成，至少要 個JK觸發(fā)器。（7；減法；7；1；能；3）11、將D觸發(fā)器的D端與它的端連接，假設(shè)Q（t）=0，則經(jīng)過100個脈沖作用后，它的狀態(tài)Q為_。（0）12、要構(gòu)成5進(jìn)制計數(shù)器，至

23、少需要 個觸發(fā)器，其無效狀態(tài)有 個。（3；3）13、利用四位右移寄存器串行輸入寄存1010，清零之后應(yīng)首先輸入 ，當(dāng)輸入三個數(shù)碼（已發(fā)出3個寄存指令）時，電路（觸發(fā)器自左至右）狀態(tài)為 。（0；0100）14、組合邏輯門電路在功能上的特點是任何時刻的輸出狀態(tài)直接是由 與電路原來的狀態(tài) 。而時序電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關(guān)而且與電路的原狀態(tài)有關(guān)。觸發(fā)器實質(zhì)上就是一種功能最簡單的 （組合電路還是時序電路）。 （當(dāng)時的輸入信號決定；無關(guān) ；時序電路）15、 是對脈沖的個數(shù)進(jìn)行計數(shù)，具有計數(shù)功能的電路。（計數(shù)器）16、寄存器的功能是 。例如在計算機(jī)中，需要它存儲要參加運(yùn)算的數(shù)據(jù)。（記憶多位

24、二進(jìn)制數(shù)）17、N 位二進(jìn)制計數(shù)器可累計脈沖最大數(shù)為 ;構(gòu)成異步二進(jìn)制計數(shù)器的觸發(fā)器為 觸發(fā)器; 如果由下降沿有效的觸發(fā)器構(gòu)成異步二進(jìn)制加法計數(shù)器, 其內(nèi)部聯(lián)接規(guī)律為 ;單純四位扭環(huán)形移位寄存器最低位觸發(fā)器的輸入端與最高位的 端相連。（2n; 邊沿； 前級的Q端接后級的CP端；）18、某移位寄存器的時鐘脈沖頻率為100KHz,欲將存放在該寄存器中的數(shù)左移8位,完成該操作的時間為 。（8×10-5秒）19、在各種寄存器中，存放N位二進(jìn)制數(shù)碼需要 個觸發(fā)器。（N）練一練：書本393頁5.8題三、判斷題：1、二進(jìn)制加法計數(shù)器從0計數(shù)到十進(jìn)制24時，需要5個觸發(fā)器構(gòu)成，有7個無效狀態(tài)。（ ）

25、2、構(gòu)成一個7進(jìn)制計數(shù)器需要三個觸發(fā)器。 （ ）3、當(dāng)時序電路存在無效循環(huán)時該電路不能自啟動。（ ）4、構(gòu)成一個7進(jìn)制計數(shù)器需要三個觸發(fā)器。 （ ）5、當(dāng)時序電路存在無效循環(huán)時該電路不能自啟動。（ ）6、同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）7、有8個觸發(fā)器數(shù)目的二進(jìn)制計數(shù)器，它具有256個計數(shù)狀態(tài)。（ ）8、.N進(jìn)制計數(shù)器可以實現(xiàn)N分頻；（ ）9、寄存器是組合邏輯器件。 （ × ）10、寄存器要存放n位二進(jìn)制數(shù)碼時，需要個觸發(fā)器。 （ × ）11、3位二進(jìn)制計數(shù)器可以構(gòu)成模值為的計數(shù)器。 （ × ）12、十進(jìn)制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍

26、。 （ ）13、寄存器是組合邏輯器件。 （ × ）14、寄存器要存放n位二進(jìn)制數(shù)碼時，需要個觸發(fā)器。 （ × ）15、3位二進(jìn)制計數(shù)器可以構(gòu)成模值為的計數(shù)器。 （ × ）16、十進(jìn)制計數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）練一練：書本391頁5.7題四、分析題：1分析如圖所示電路，畫出Y1,Y2,Y3的波形。Y1QY21&JCPKY3&CP解: 解題要點，(1)列驅(qū)動方程及狀態(tài)方程 &CP(2)列輸出方程(3)畫輸出波形.2、分析下圖所示序列發(fā)生電路，要求寫出DSR的邏輯函數(shù)式，列出狀態(tài)轉(zhuǎn)換表，寫出Z的輸出序列碼。(2套中

27、) 3、如圖所示時序電路。寫出電路的驅(qū)動方程、狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能，并分析該電路能否自啟動。 解： 答題要點（1）電路驅(qū)動方程為：電路狀態(tài)方程為：狀態(tài)圖如下：該電路是一個5進(jìn)制計數(shù)器；能自啟動。4、分析電路功能,并說明能否自啟動。QQQJJJF3F2F1KKKCP1、 解：答題要點（1）電路驅(qū)動方程為：（2）電路狀態(tài)方程為：狀態(tài)圖如下： 可作扭環(huán)形計數(shù)器(模六)，可以自啟動。5、下表所示為四位二進(jìn)制計數(shù)器215 的功能表,試分析下圖電路所具有的功能。要求畫出狀態(tài)轉(zhuǎn)換圖。CrCP+CP-ABCDQD QC QB QA10×0××

28、5;××A×B×C×D0 0 0 0 A B C D001111××××××××加法計數(shù)減法計數(shù)LDCP- Cr ABCD&T215CP+“1”QAQDQCQBCP解：答題要點：這是利用芯片的異步置數(shù)端接成的任意進(jìn)制計數(shù)器。列狀態(tài)轉(zhuǎn)換圖：0110001000010000001101010100 Q3Q2Q1 Q00110不穩(wěn)定，所以是模6計數(shù)器。 6、分析下圖給出的電路，說明這是多少進(jìn)制的計數(shù)器。74LS16174LS161&111CPY(a)74L

29、S16074LS160101CPY(b)11解： （1）答案要點:(a)圖中，74LS161和74LS161均接成16進(jìn)制的計數(shù)器，兩片級聯(lián)后，利用反饋置數(shù)法，當(dāng)計數(shù)狀態(tài)為(5A)H時，有效，計數(shù)器被置成(00)H,所以計數(shù)狀態(tài)共有91個，構(gòu)成九十一進(jìn)制計數(shù)器。（2）答案要點:(b)圖中，74LS160接成8進(jìn)制的計數(shù)器，74LS160接成5進(jìn)制的計數(shù)器，兩片級聯(lián)后，構(gòu)成四十進(jìn)制計數(shù)器。7、如圖所示時序電路。寫出電路的驅(qū)動方程、狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能，并分析該電路能否自啟動。&裝 訂 線 D Q1 D Q2 D Q3 CP解：（1）這是一個同步時序邏輯電路的

30、分析問題。先寫驅(qū)動方程再寫狀態(tài)方程001Q1Q2Q3000100110011111101010（2）畫狀態(tài)轉(zhuǎn)換圖可見：這是一個可以自啟動的模五計數(shù)器電路。8、分析下圖TTL電路實現(xiàn)何種邏輯功能,其中X是控制端,對X=0,X=1分別分析,假定觸發(fā)器的初始狀態(tài)為Q2=1,Q1=1. 并判斷能否自啟動。解:從圖可知,X是控制端,CP是時鐘脈沖輸入端,該時序電路屬于計數(shù)器.對其功能分析如下:1) 時鐘方程CP1=CP2=CP,是同步工作方式.2) 驅(qū)動方程 代入特性方程中得狀態(tài)方程Q2Q1300111001畫狀態(tài)轉(zhuǎn)換圖Q2Q1300111001X=0時， X=1時由狀態(tài)轉(zhuǎn)換圖可知,當(dāng)X=0時,是同步三

31、進(jìn)制加法計數(shù)器; 當(dāng)X=1時,是同步三進(jìn)制減法計數(shù)器.無效狀態(tài)Q2Q1=11在上述情況下只需一個CP就進(jìn)入有效狀態(tài),因而能自啟動.總之,該時序邏輯電路是同步三進(jìn)制可逆計數(shù)器,并且能自啟動。9、74LS192雙時鐘同步計數(shù)器（十進(jìn)制），其功能表如表所示。其中CO 是進(jìn)位輸出、BO是借位輸出?，F(xiàn)用74LS192組成的計數(shù)器如圖所示，分析是幾進(jìn)制計數(shù)器。 RD LD CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q01 × × × × × × × 0 0 0 00 0 × × A B C D A B

32、 C D0 1 1 × × × × 加計數(shù)0 1 1 × × × × 減計數(shù)0 1 1 1 × × × × 保 持 表5 74LS192功能表Q3 Q2 Q1 Q0D3 D2 D1 D0 RD LDCOBOCPUCPD741921 0 0 0CP 解: 由74LS192功能表可知，計數(shù)器是異步復(fù)位（高電平有效）和置數(shù)（低電平有效）的，它有兩個時鐘輸入，一個執(zhí)行加法計數(shù)，另一個執(zhí)行減法計數(shù)，有效時鐘都是負(fù)邊沿，分別有負(fù)脈沖輸出表示進(jìn)位或借位。所以圖示電路實現(xiàn)預(yù)置數(shù)1000的減法

33、計數(shù)，計數(shù)狀態(tài)進(jìn)入0000時產(chǎn)生借位信號（=0）并異步置數(shù)（Q3Q2Q1Q0=1000），“0000”為一過渡狀態(tài)。列出狀態(tài)轉(zhuǎn)換表CP Q3Q2Q1Q00 1 0 0 01 0 1 1 12 0 1 1 03 0 1 0 14 0 1 0 05 0 0 1 16 0 0 1 07 0 0 0 18 ( 0 0 0 0 )異步置數(shù)狀態(tài)表狀態(tài)表如表所示，是一個八進(jìn)制計數(shù)器。10、分析下圖所示的時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明該電路是否能自啟動。D QCPFF1 D QCPFF2 D QCPFF3 &CPY解：驅(qū)動方程： ； ； 輸出方

34、程：Q3 Q2 Q0/Y000001011111110100010101/1/1/1/1/0狀態(tài)方程：； ； 狀態(tài)轉(zhuǎn)換圖： 邏輯功能：是能夠自啟動的模5計數(shù)器。11、已知邏輯電路圖及和的波形。 試畫出輸出，的波形設(shè)，的 初始狀態(tài)均為“0”）。 解：驅(qū)動方程為： 狀態(tài)方程為：同時，當(dāng)Q1=1時，因置零端有效，Q0馬上變?yōu)?波形如下：12、一個七段顯示譯碼器驅(qū)動顯示電路如下，若輸入波形如圖所示，試確定顯示器所顯示的數(shù)據(jù)應(yīng)如何變化。英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系唐慶玉2002年9月16日BCD/7-seg4A22A381A1A0abcdefgabcdefgA3A0A2A1Figure 3

35、英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系唐慶玉2002年9月16日BCD/7-seg4A22A381A1A0abcdefgabcdefgA3A0A2A1解輸出數(shù)據(jù)0 1 4 無定義 4 4 4 8 0 Q0Q1Q2Q3D0D1D2D3RDLDQCCCT74161S1>S21A1A2A3A0B1B3B2B0I(A>B)I(A=B)I(A<B)A>BA=BA<BCT7485D3D2D1D01CP11113、試分析下圖可變模計數(shù)器, CT74161的使能端為S1、S2，置位端LD為低電平有效，復(fù)位端為RD低電平有效。當(dāng)時計數(shù)器的模值M為多少。解：（1）先畫出狀態(tài)轉(zhuǎn)移表

36、進(jìn)行分析。狀態(tài)轉(zhuǎn)移表為下表所示。（2）由表可得模值M=12。 狀態(tài)轉(zhuǎn)移表Q3 Q2 Q1 Q0LD1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 0111111111110練一練：書本394頁5.14題五、設(shè)計題：1、請用置位法, 將4161接成五進(jìn)制計數(shù)器。（本題共10分） T4161功能表CPS1S2工作狀態(tài)×0×××清零10××預(yù)置數(shù)×1101保持(包括C)×11×0保持(C=0)1

37、111計數(shù)CPS1S2工作狀態(tài)×0×××清零10××預(yù)置數(shù)×1101保持(包括C)×11×0保持(C=0)1111計數(shù)注：T4161是四位二進(jìn)制計數(shù)器，Q0,Q1,Q2,Q3為輸出端，D0,D1,D2,D3為置數(shù)輸入端，其中D3為高位，D0為低位。解：此題答案不唯一（1）答案要點：先作出計數(shù)器的狀態(tài)轉(zhuǎn)換圖，略。（2）答案要點：確定D0,D1,D2,D3的輸入信號，和端應(yīng)如何處理，最后畫出電路圖。2、集成中規(guī)模4位同步二進(jìn)制加法計數(shù)器74161的邏輯符號和功能表如下所示。試用74LS161采用復(fù)位法（異步清

38、零）或者置數(shù)法（同步置數(shù)）實現(xiàn)十二進(jìn)制計數(shù)器。 Q3Q2Q1Q0CP74LS161PTCOABCDLDCr 74161同步加法計數(shù)器的功能表 輸 入 輸 出 說 明 CP P T D C B AQ0 Q1 Q2 Q3× × × 0 × × × × × × × 1 0 × × D C B A1 1 0 × × × × ×1 1 × 0 × × × ×1 1 1 1 ×

39、× × ×1 0 × × 0 0 0 0 0 0 0 0 D C B A 保 持 保 持 計 數(shù)0 0 0 0異步清零送 數(shù)同步置0解一：異步清零法解題要點：（1）確定計數(shù)狀態(tài)（5分）5780123469101112由12即1100作譯碼狀態(tài)，可寫出反饋函數(shù)，如圖。（5分）Q3Q2Q1Q0CP74LS161PTDCBALDCr&11COCP 解二同步置數(shù)法解題要點：（1）確定計數(shù)狀態(tài)（5分）57801234691011由1110即1011產(chǎn)生置數(shù)信號,其反饋函數(shù)，所置的數(shù)0000。如圖。（5分）Q3Q2Q1Q0CP74LS161PTDC

40、BALDCr&11COCP3、請用集成計數(shù)器芯片74LS193構(gòu)成模10加法計數(shù)器。74LS193邏輯符號如圖圖中是進(jìn)位輸出端且，是借位輸出端。且。74LS193功能表如表所示。 表 74LS193功能表 圖 74LS193邏輯符號 解：構(gòu)成模10加法計數(shù)器。此題答案不唯一，僅供參考。因為計數(shù)器模N=10,所以異步預(yù)置狀態(tài)M=15N=5，故預(yù)置數(shù)據(jù)DCBA=0101，且加法進(jìn)位輸出端與置數(shù)端連接。其它輸入端接上相應(yīng)的信號。電路連接圖如圖所示0 1 0 14、用JK觸發(fā)器和門電路設(shè)計一個同步五進(jìn)制加法計數(shù)器。要求有進(jìn)位輸出端。狀態(tài)轉(zhuǎn)換圖如圖所示。000001010011100101110

41、111/1/0/0/0/0/1/1/1解：解題要點：由狀態(tài)轉(zhuǎn)換圖可得電路的狀態(tài)方程 由狀態(tài)方程得驅(qū)動方程 進(jìn)位輸出 畫電路圖得：1J1KC11J1KC11J1KC1&FF1FF2FF31CP5、同步十進(jìn)制可逆計數(shù)器192的符號如下圖,功能表如表所示。試用Rd端構(gòu)成6進(jìn)制加法計數(shù)器。192功能表CPUCPDRd工作狀態(tài)101加1計數(shù)101不計數(shù)101減1計數(shù)101不計數(shù)××00預(yù)置××1×復(fù)位解:由192功能表可知，192即有加法計數(shù)，也有減法計數(shù)功能。并且有異步清零端和異步預(yù)置數(shù)端。異步清零法解題要點：（1）確定計數(shù)狀態(tài)5012346由

42、6即0110作譯碼狀態(tài)，可寫出反饋函數(shù)Rd=Q2Q1，畫出邏輯圖。如圖。6、用兩片 74LS161 二進(jìn)制計數(shù)器構(gòu)成 40 進(jìn)制計數(shù)器，畫出電路圖。74LS161為同步16進(jìn)制計數(shù)器，它的邏輯圖和功能表如下。 CTP CTT CP D3 D2 D1 D0Q3 Q2 Q1 Q00 × × × × × × × ×0 0 0 01 0 × × d3 d2 d1 d0d3 d2 d1 d01 1 1 1 ××××計數(shù)1 1 0 × × 

43、5; × × ×保持1 1 × 0 × × × × ×保持Q3 Q2 Q1 Q0CO CPCR LD CTP CTT D3 D2 D1 D0解：解題要點：根據(jù)題目要求確定用兩片161級聯(lián)成16×16的計數(shù)器，再用反饋歸零法設(shè)計。 （1）計數(shù)狀態(tài)（16進(jìn)制）0001020328畫出計數(shù)狀態(tài)得7分（2）畫電路圖。級聯(lián)正確得4分，反饋歸零正確得4分···&“1”CP“1”“1”CP“1”CP“1”Q3 Q2 Q1 Q0C 74161 CPCR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO 74161 CPCR LD CTP CTT D3 D2 D1 D0 7、用74LS163設(shè)計一個85進(jìn)制加法計數(shù)器，要求采用反饋歸零法。（15分）74LS163