數(shù)字電路基礎(chǔ)閻石第七章半導(dǎo)體存儲器

1、數(shù)字電子技術(shù)基礎(chǔ)（第五版）教學(xué)課件第七章半導(dǎo)體存儲器第七章半導(dǎo)體存儲器7.1 概述！單元政庭能存儲大量二值信息的器件！籟人/觴出/腳改Q而限 一、一般結(jié)構(gòu)形式0地址輸入地址譯碼器存儲矩陣榆入/出電路I/O輸入/出控制一二、分類1、從存/取功能分：只，賣存儲器孑降模ROM(Read-Only-Memory)可編程ROW可擦除的可編程EPROM隨機(jī)讀/寫靜態(tài)(Random-Access-Memory )動態(tài)RAM2、從工藝分：雙極型MOS型7.2 ROM7.2.1 掩模 ROM一、結(jié)構(gòu)存儲矩陣地址譯碼器0地址輸入態(tài)制三控存儲矩陣EN兩個概念:存儲器的容量：“字?jǐn)?shù)X位數(shù)”中有器件存入“1”,無器件存

2、入“0”無一 kkI存儲單元施模ROM的特點(diǎn)：出廠時已經(jīng)固定，不能更改，適合大量生產(chǎn) 簡單，便宜，非易失性防明 明輸出娘沖器7.2.2 可編程ROM ( PROM )總體蛀構(gòu)與掩模ROM一樣，但存儲單元不同地址洋碼器*出廠時，每個結(jié)點(diǎn)上都有*編程時將不用的熔斷! 是一次性編程，不能改 寫a c D, D D3 D2 D Do7.2.2 可編程ROM (PROM)總體it構(gòu)與施模ROM一樣“但存儲單元不同地址譯碼器笏人時，震使用編程器7.2.3 可擦除的可編程ROM ( EPROM )總體結(jié)構(gòu)與格模ROM一樣，俚存儲單元不同用紫外線擦除的PROM ( UVEPROM )SIMOS( Stacke

3、d- gate疊柵注入A/OS管InjuctionMOS）加仁明二若G,上充以負(fù)電荷，則G,處正常邏輯高電平下不 導(dǎo)通若G,上未充負(fù)電荷，則G處正常邏輯高電平下導(dǎo)通Sas“寫入”：雪崩注入，0-5間加高壓（2025V）,發(fā)生雪崩擊穿同時在G,上加2 5V ,5 Ow s寬的正脈沖， 吸弓I高速電子穿過SiO?到達(dá)G/,形成注入電荷“擦除”：通過照射產(chǎn) 生電子-空穴對，提供泄放通道 紫外線照射203詡鐘（陽光下一周，熒 光燈下3年）二、電可擦除的可編程ROM (E2PROM)總體結(jié)構(gòu)與梅模RSA一樣，但存儲單元不同 為克服也V那RO詡楙接產(chǎn)操祚求便白原口諛W,(字線)陛道區(qū)放電：G；接。，叱，與

4、加正脈沖.；G/上電荷,二遂道區(qū)放也G,與。之間有小的隧道區(qū)，F(xiàn)FSf。厚度2X10*： 當(dāng)場強(qiáng)達(dá)到一定大小(1()7y/“)，電子會穿越修道 牛鹿道效應(yīng)”ESHKT TTv丁|， r*V rT”工作原s充設(shè)在：話改出怯電壓?（3廿）下,了救止未充電荷時、正常讀出Gc也用（3V）F，7導(dǎo)通 ! / ；若猿=，則A微止，4與4 卜二：寫操作4,1導(dǎo)通，這時單元與緩沖器相連7.3.2 *動態(tài)隨機(jī)存儲器（DRAM）動態(tài)存儲單元是利用MOS管柵極電容可以存儲電荷的原理7.4 存儲器容量的擴(kuò)展7.4.1 位擴(kuò)展方式適用于每片RAM,ROM字火鍍用而位數(shù)不夠時接法：將各片的地址線、讀寫線、片選線并聯(lián)即可例

5、：用人體1024 x 1這一 1024x8值的RAMI/OqI/O、。77.4.2 字?jǐn)U展方式適用于每片RAM,ROM位數(shù)夠用而字?jǐn)?shù)不夠時例：用田侑256 x 8恁f 1024 x RAM I/O。 VO7256X8rnRAMAAA7R/WzCSI I I I YI/O.I/O,1024 x 8RAM人:人?4/e,wIl II inn I I數(shù)1據(jù)線J I/O。I/O7 地址線：A) A-, 讀/寫信號：R/Wr 片選信號：CS攵據(jù)線:I/O0 I/O.I址線:A)4,4,4讀/寫信號：R/Wf每一片提供25衿字，需要25的地址：。011)00/47 4。，0 lzl7 A。，1 0/17

6、91 4。0 2552565 1 151276776810232線-4線譯碼器四片的地址分酉己就是:A)A &01, A)41(%A - a2 1 1DOo VO7256X8gRAMAAA7R/WrCSVO0 VO7256X8/1 RAMA。Ai A7IUWSVO0 VO7256X8小RAM WAoA1A7R/WCSVO0 VO7256X8/1 RAMAoA、A7R/WrCSI/O。256X8/1、 RAMI/O.vo7256X8力RAMAAi a7r/w*csI/O。vo7I/O。I/O：256X8,4RAM256X8 RAMA0A| A7IVWSA0At ARWCSAoA1A7R/WrCS

7、CSf0 12 3 Y Y Y Y2線-4線譯碼器7.5 用存儲器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理從ROM的數(shù)據(jù)表可見：若以地址線為輸入變量，則數(shù)據(jù)線即為一組關(guān)于地址變量的邏輯函數(shù)A0-An-1“與”陣列7.5用存儲器實(shí)現(xiàn)組合邏輯函數(shù) 一、基本原理從ROM的數(shù)據(jù)表可見：若以地址線為輸入變量，則數(shù)據(jù)線即為一組關(guān)于地址變 量的邏輯函數(shù)地址敬據(jù)AAq6aDo000101011011100100111110Ek(與邏輯陣列) 地址洋碼器y, = A BC A B C y2=abcd+bcdabcd Y.=ABCDABCD,Y. =ABCDABCDqc M.) n- Mo)匕=雁(2,3,6,7) %=Z(6,7,