實驗六MicrosoftWord文檔

1、僅供個人參考實驗一綜合設(shè)計選題原則：學(xué)號后兩位模3取余數(shù)+ 1設(shè)計題目一 SPWM脈寬調(diào)制控制系統(tǒng)設(shè)計(1)實驗原理：SPWM (Sinusoidal PWM )脈寬調(diào)制技術(shù)是非常重要的電力電子控制技術(shù)，在高性能電機驅(qū)動、步進電機細(xì)分控制、變頻電源、電力電子逆變控制等方面有重要的應(yīng)用。特別是隨著FPGA技術(shù)進入這一行業(yè)，使 SPWM技術(shù)的應(yīng)用更有了長足的進步，使其得到了更高效、更深入和更廣泛的應(yīng) 用。SPWM控制的原理和相關(guān)技術(shù)可以參考附帶的資料：重要ppt_PDF文件PDF實驗設(shè)計文件SPWM ,也可通過其他途徑獲得相關(guān)資料。圖18 SPWM波生成原理圖相對于空間矢量 PWM、隨機采樣PWM

2、、電流滯環(huán)PWM、自然采樣 PWM、等面積采樣 PWM或規(guī) 則采樣等方式的PWM ,正弦采樣的PWM在逆變控制等技術(shù)應(yīng)用中，產(chǎn)生的諧波含量最小，因此應(yīng)用也最廣泛。數(shù)字方式產(chǎn)生 SPWM波的原理如圖4-18所示，其中等腰三角波是載波，正弦波是調(diào)制波，當(dāng)這兩 路信號經(jīng)過一個數(shù)字比較器后輸出圖4-18下方的脈沖波形，即 SPWM波。當(dāng)正弦波大于三角波時，比較器輸出1,反之輸出0。三角波與正弦波的頻率比稱為載波比；它們的頻率如果等比例增減則為同步調(diào)制方式，否則就是異步調(diào)制方式。載波頻率通常為數(shù)十KHz,載波比為數(shù)百。圖19是基本電路圖。其中 PLL20輸出兩路時鐘，一路 C0,輸出3.6MHz,為三角

3、波信號發(fā)生器提供 載波時鐘；另一路 C1輸出200kHz,為正弦波調(diào)制信號提供時鐘。CNT10B是10位計數(shù)器，其一為三角波發(fā)生模塊TRANG (例4-5)提供遞增數(shù)據(jù)。另一 CNT10B是正弦波數(shù)據(jù)ROM的地址發(fā)生器。ROM10模 塊的數(shù)據(jù)可用附錄1的mif生成器產(chǎn)生，深度是1024,數(shù)據(jù)寬度是10位。當(dāng)下載圖19的設(shè)計于實驗系統(tǒng) 后，圖20是利用邏輯分析儀 SignalTap II實測的波形，顯然與圖18的波形有很好的對應(yīng)關(guān)系。三角波發(fā)生模塊module TRANG3 (ADR, OUTD);input9:0 ADR; output9:0 OUTD; wire9:0 OUTD;reg9:0

4、 OT1; reg10:0 CC; always (ADR or CC) begin if (ADR < 10'b00) begin OT19:1 <= ADR8:0 ; OT10 <= 1'b0 ; end else begin CC <= 11'b + (ADR);OT19:1 <= CC8:0 ; OT10 <= 1'b0 ; end end assign OUTD = OT1 ;endmodule(2)實驗內(nèi)容1:設(shè)計面積采樣PWM信號發(fā)生電路，并在 FPGA上實現(xiàn)，用邏輯分析儀和示波器顯 示波形。KX_DN5/7 實

5、驗系統(tǒng)演示示例(含實驗指導(dǎo) pdf/PDF 課件)：/EDA_EP3c5E/EXPERIMENTs/EXP33_PWM_GENERA TOR/ 。(3)實驗內(nèi)容2:根據(jù)圖4-19,在FPGA上實現(xiàn)SPWM信號發(fā)生器，試用邏輯分析儀生成圖4-20的波形。查閱資料，討論 SPWM的應(yīng)用領(lǐng)域、基于 FPGA的數(shù)字SPWM的優(yōu)勢，并研究異步或同步調(diào)制的 優(yōu)缺點，以及載波比對不同才制對象的影響。KX_DN5/7系統(tǒng)演示(含實驗指導(dǎo)pdf/PDF課件)：/EDA_EP3c5E/EXPERIMENTs/EXP37_SPWM_Basic/(4)實驗內(nèi)容3:查閱資料，利用基于 SPWM勺逆變技術(shù),給出30Hz變

6、頻電源的設(shè)計方案。PLL20CNTWE> clockup CDunlarStrang 一mil4陽卬ADR|9 Q| OUTD|9 川一.mmi rr -.詠打川d.npHTp_ 日ClkRaliOPMDCt%)tD殉000XL DOcl17100口 m3DOini:ld)iE：q>ufiM.y 2d DOO MHzOpcialinn h4odt: NarmilCO=3.6MHz.e1=2OOkHzHStCMP1口而66 j r"-1 " !mp CDuMerl i j小鼎雁吧臺/ddne邱川i in>13ROM1DAMLbTignad cctinipaf

7、D阡.一麗" "一"；date昭期iJaabfQ.O1日他 b > clock戲m»trr 產(chǎn)書一第切計.jjnclo*:，陷q Block Ijpr MTO不得用于商業(yè)用途圖19 SPWM波發(fā)生器基本電路圖所* I ¥12 FM3K ，,11S1 融 14» 1WF ，如 11321 鋤 3MS K 歷 2X»j_I_LTLTLrirTn-itu-ltltlj_lj_I_L_r_rL_n_r_J_o-ii-u-u-ltltl圖20 圖4-19電路的SignalTap II實測波形ULKAM.D.CLK三埼浪發(fā)生崖塊S

8、C-CLK?？谡也ǚ戎粼髌缕鱀DS模塊1200正弦波2400正強波幅度控制幅度控耦f:B比較器A-SFWM比竣器C-S?WM死區(qū)控司 死區(qū)控制 死區(qū)控制AHALBHHL圖21三相SPWM控制器電路模塊圖(5)實驗內(nèi)容4:根據(jù)圖4-21,設(shè)計更實用的三相 SPWM控制器。其中 CLK可以來自鎖相環(huán)；由DDS模塊生成4路信號，一路是三角波發(fā)生模塊時鐘SC_CLK。相對于其余3路正弦波的基頻，通過改變SC_CLK的頻率性質(zhì)，可以實現(xiàn)同步調(diào)制方式、異步調(diào)制方式以及改變載波比。DDS的三路正弦波可數(shù)控調(diào)頻，各相差120度；DDS中的波形ROM可以直接使用3個10位地址線和10位輸出數(shù)據(jù)線的LPM

9、ROM(因為EP3C5的內(nèi)嵌RAM足夠大)，3個不同相位的正弦波數(shù)據(jù) mif文件可用附錄1的工具生成。幅度調(diào)制模塊可用EP3C5中專用數(shù)字乘法器嵌入式模塊實現(xiàn)。為了保護 IGBT ,防止上下橋臂同時導(dǎo)通而燒毀此 器件，必須設(shè)計死區(qū)控制模塊?？梢愿鶕?jù)實際需要設(shè)置死區(qū)時間，通常為數(shù)百ns。死區(qū)發(fā)生器可由死區(qū)計數(shù)器和相關(guān)組合電路構(gòu)成，使同相的上下橋臂驅(qū)動信號能錯開一個死區(qū)時間段，以免功率器件短路。設(shè)計題目二 4X4陣列鍵盤鍵信號檢測電路設(shè)計(1)實驗原理：4X4陣列鍵盤十分常用，圖4-15是其電路和接口。假設(shè)其兩個4位口，A3:0和B3:0 都有上拉電阻。在應(yīng)用中，當(dāng)按下某鍵后，為了辨別和讀取鍵信息

10、，一種比較常用的方法是，向A 口掃描輸入一組分別只含一個 0的4位數(shù)據(jù)，如1110, 1101, 1011等。若有鍵按下，則 B 口一定會輸出對應(yīng)的數(shù) 據(jù)，這時，只要結(jié)合 A, B 口的數(shù)據(jù)，就能判斷出鍵的位置。如當(dāng)鍵 S0按下，對于輸入的 A=1110時，那 么輸出的B=0111。于是B,A=0111_1110就成了 S0的代碼。例4-3就是根據(jù)此原理給出的 Verilog設(shè)計程 序?？谄趎 川抑膝Soling圖15 4X4鍵盤電路和10芯接口SOO - O-*SIO -A Ji4 一 Jo- O 'S6L-O -l-o1-o-A2-o JO "1oaSBA3一-R3SEL

11、q - JB2SFE圖16設(shè)置端口上拉module KEY4X4 (CLK,A,B,R);input CLK; input 3:0 A; output 3:0 B; output 3:0 R;reg 1:0 C ; reg 3:0 R,B ;always (posedge CLK) beginC<=C+1;case(C)0: B=4'B0111; 1: B=4'B1011; 2: B=4'B1101; 3: B=4'B1110; endcasecase(B,A)8'B0111_.1110 :R=4'H0;8'B0111_.1101

12、: R=4'H1;8'B0111_.1011 :R=4'H2;8'B0111_0111 : R=4'H3;8'B1011_.1110 :R=4'H4;8'B1011_.1101 : R=4'H5;8'B1011_.1011 :R=4'H6;8'B1011_0111 : R=4'H7;8'B1101_.1110 :R=4'H8;8'B1101_.1101 : R=4'H9;8'B1101_.1011 :R=4'HA;8'B1101._01

13、11 : R=4'HB;8'B1110_.1110 :R=4'HC;8'B1110._1101 : R=4'HD8'B1110_.1011 :R=4'HE;8'B1110._0111 : R=4'HF;endcaseendendmodule(2)實驗任務(wù)1:根據(jù)實驗原理分析程序 4-3,仿真并詳細(xì)說明程序中各語句結(jié)構(gòu)的功能。(3)實驗任務(wù)2:在實驗系統(tǒng)上硬件驗證。(4)實驗任務(wù)3：修改程序例4-3,使第二個case語句成為一個獨立的有時鐘敏感信號的過程結(jié)構(gòu), 再根據(jù)教材1;或干脆例化進一個 LPM_ROM以取代第二個cas

14、e語句。檢測其功能和資源的變化情況。(5)實驗任務(wù)4:利用此項電路進而設(shè)計一個 4位加、減、乘法計算器。僅供個人參考（ 6）實驗任務(wù)5：為了更實用，參考教材17.8 節(jié)，為鍵盤電路加上去抖動電路模塊。（ 7） 實驗任務(wù)6： 首先回答問題：例 4-3 的程序中為何沒有加default 語句， 它希望借此實現(xiàn)什么功能？如果加上default 語句會有什么后果？分別用仿真波形說明之。在 default 語句存在的條件下，需要增加什么電路才能實現(xiàn)例4-3 同樣的功能？試給出完整程序，并硬件驗證之。KX_DN5/7 實驗系統(tǒng)演示示例（含實驗指導(dǎo) pdf/PDF 課件）：KX_DN7EDA_EP3C5EE

15、XPERIMENTsEXP31_SCAN_4X4KEY設(shè)計題目三樂曲硬件演奏電路設(shè)計（ 1 ）實驗?zāi)康模簩W(xué)習(xí)利用實驗4-8 的分頻器設(shè)計硬件樂曲演奏電路。（ 2）實驗原理：硬件樂曲演奏電路頂層模塊圖如圖4-37 所示，電路由6 個子模塊構(gòu)成。本實驗設(shè)計項目作為“梁?！睒非葑嚯娐返膶崿F(xiàn)。組成樂曲的每個音符的發(fā)音頻率值及其持續(xù)的時間是樂曲能 連續(xù)演奏所需的兩個基本要素。問題是如何來獲取這兩個要素所對應(yīng)的數(shù)值以及通過純硬件的手段來利用 這些數(shù)值實現(xiàn)所希望樂曲的演奏效果。下面首先從幾個方面來了解圖4-37 的工作原理： 音符的頻率可以由圖4-37 中的 SPKER 獲得， 對應(yīng)的程序是例4-10。

16、這是一個數(shù)控分頻器（其詳細(xì)工作原理可參考實驗 4-8）。由其CLK端輸入一具有較高頻率（1MHz）的時鐘，通過 SPKER分頻后，經(jīng) 由 D 觸發(fā)器構(gòu)成的分頻電路，由 SPK_KX 口輸出。 由于直接從分頻器中出來的輸出信號是脈寬極窄的信號，為了有利于驅(qū)動揚聲器，需另加一個D 觸發(fā)器分頻以均衡其占空比，但這時的頻率將是原來的1/2。 SPKER對 CLK 輸入信號的分頻比由輸入的11 位預(yù)置數(shù)TN10.0 決定。SPK_KX 的輸出頻率將決定每一音符的音調(diào)；這樣，分頻計數(shù)器的預(yù)置值TN10.0 與輸出頻率就有了對應(yīng)關(guān)系，而輸出的頻率又與音樂音符的發(fā)聲有對應(yīng)關(guān)系，例如在F_CODE 模塊（例 4

17、-9）中若取 TN10.0=11'H40C ，將由 SPK_KX 發(fā)出音符為“3”音的信號頻率。詳細(xì)的對應(yīng)關(guān)系可以參考圖4-38 的電子琴音階基頻對照圖。音符的持續(xù)時間需根據(jù)樂曲的速度及每個音符的節(jié)拍數(shù)來確定，圖 4-37中模塊F_CODE （例4-9）的功能首先是為模塊SPKER（ 11 位分頻器）提供決定所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在SPKER 輸入口停留的時間即為此音符的節(jié)拍周期。模塊F_CODE 是樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查表電路，程序例4-9 中的數(shù)據(jù)是根據(jù)圖4-38 得到的，程序中設(shè)置了“梁祝”樂曲全部音符所對應(yīng)的分頻預(yù)置數(shù)，共 14 個，每一音符的停留時間則由音樂節(jié)拍和

18、音調(diào)發(fā)生查表模塊MUSIC 中簡譜碼和工作時鐘inclock 的頻率決定，在此為 4Hz。 這 4Hz 頻率來自分頻模塊FDIV， 模塊 MUSIC 是一個 LPM_ROM 。 它的輸入頻率來自鎖相環(huán)PLL20的 2kHz 輸出頻率。而模塊F_CODE 的 14 個值的輸出由對應(yīng)于MUSIC 模塊輸出的q3.0及 4 位輸入值INX3.0 確定，而INX3.0 最多有 16 種可選值。輸向模塊F_CODE 中 INX3.0 的值在 SPKER 中對應(yīng)的輸出頻率值與持續(xù)的時間由模塊MUSIC 決定。 模塊 CNT138T 是一個 8 位二進制計數(shù)器，內(nèi)部設(shè)置計數(shù)最大值為139（ 例 4-8） ，

19、 作為音符數(shù)據(jù)ROM的地址發(fā)生器。這個計數(shù)器的計數(shù)頻率即為4Hz o即每一計數(shù)值的停留時間為0.25秒，恰為當(dāng)全音符設(shè)為1 秒時，四四拍的4 分音符持續(xù)時間。例如， “梁?！睒非牡谝粋€音符為“3” ，此音在邏輯中停留了4 個時鐘節(jié)拍，即1秒時間，相應(yīng)地，所對應(yīng)的“3”音符分頻預(yù)置值為11'H40C,在SPKER的輸入端停留了1 秒。隨著計數(shù)器CNT138T 按 4Hz 的時鐘速率作加法計數(shù)時，即隨地址值遞增時，音符數(shù)據(jù)ROM 模塊MUSIC 中的音符數(shù)據(jù)將從ROM 中通過q3.0端口輸向F_CODE 模塊， “梁?！睒非烷_始連續(xù)自然地演奏起來了。CNT138T 的節(jié)拍是139，正好

20、等于ROM 中的簡譜碼數(shù)，所以可以確保循環(huán)演奏。對于其他樂曲，此計數(shù)最大值要根據(jù)情況更改。（ 3） 實驗內(nèi)容1： 定制音符數(shù)據(jù)ROM MUSIC 。 該 ROM 中對應(yīng) “梁?！?樂曲的音符數(shù)據(jù)已列于例4-12中。注意該例數(shù)據(jù)表中的數(shù)據(jù)位寬、深度和數(shù)據(jù)的表達(dá)類型。此外，為了節(jié)省篇幅，例中的數(shù)據(jù)都橫排了， 實際程序中必須以每一分號為一行來展開。最后對該ROM 進行仿真，確認(rèn)例4-12 中的音符數(shù)據(jù)已經(jīng)進入ROM 中。圖 4-39 是利用 Quartus II 的在系統(tǒng)存儲器讀寫編輯器（In-System Memory Content Editor ）讀取FPGA內(nèi)MUSIC ROM 中的數(shù)據(jù)，請

21、與例 4-12的數(shù)據(jù)比較。(4)實驗內(nèi)容2:對圖4-37中所有模塊，分別仿真測試，特別是通過聯(lián)合測試模塊 F_CODE和SPKER, 進一步確認(rèn)F_CODE中的音符預(yù)置數(shù)的精確性，因為這些數(shù)據(jù)決定了音準(zhǔn)?？梢愿鶕?jù)圖4-38的數(shù)據(jù)進行核 對，如果有偏差要修正。(5)實驗內(nèi)容3:完成系統(tǒng)仿真調(diào)試和硬件驗證。演奏發(fā)音輸出口是SPKo與演奏發(fā)音相對應(yīng)的簡譜碼輸出顯示可由LED3:0輸出在數(shù)碼管LEDA顯示；HIGH為高八度音指示，可由發(fā)光管指示。顧相環(huán)，出；C0=1MHr,C1=2MMzCD控俯樂曲普屏PLL202Kl至4HZ防相電路丁©UTFUTJ FIN11 |"3PkjQ（：

22、"2kH3CLK PMin匚MOin匚kOOcqgncy 20 WlMHz 口曲閭汕fl hue. Nontuicoi£h要動嫌哺甥139個力拍樂也秋度控耨計效連"tfri33Tij 一口址to31X0000Ph口.00DC網(wǎng)印.0050JDHnSlUB簡譜則顯示FIN 31CLK CNTE7 .CCyclcfw IIj&UWT ij：, L£D|3：0l*祁fF| FIN 1 羽 | infillWl位控鑿樂曲節(jié)拍”噪祝.樂靖碼ROMmush:fTode addresG7.0 >i fit lockq3-0INW3 .0C0DE|3. 0

23、|無 QY兩心1MI-&TO|10 DJr»t13CLKTN|1Q D11位可預(yù)置計效游D不得用于商業(yè)用途圖37樂曲演奏電路頂層設(shè)計E-as 口365 WIK r% 巴 EH 0號1 明等？ rsII ££整 50s 66篦s 備患In sw oe.sG 66 M常EES 瑞8 8 ds 常格I 場日耳3二 sg § ff 睿.黨 otms2G» 等m等Ems s篇 sei高二黑 0 口m將 口 6巴冷巖 SE器 E 等K 0S月 叫出土 m 0-WS- G 96U In22 髭5 00 OS 66 C8Z 等 ms器窗 K s ssq

24、 00 0? 83 Rs$是 n 80ZZ 00出I -s ImSI ib awg SOII 篋.除 n% 2F R SFS 9U品 08 B 666零 SE 尋 Egw 8八次 翁舞 i-s oosr-2圖38電子琴音階基頻對照圖(單位 Hz)(6)實驗內(nèi)容4:在模塊MUSIC填入新的樂曲。針對新樂曲的曲長和節(jié)拍情況改變模塊CNT138T的計數(shù)長度(注意，一個計數(shù)值就是一個1/4拍)。(7)實驗內(nèi)容5:爭取可以在一個 ROM裝上多首歌曲，可手動或自動選擇歌曲。(8)實驗內(nèi)容6:根據(jù)此項實驗設(shè)計一電子琴，有 16個鍵。用4X4鍵盤，程序可參考實驗 4-19o(9)實驗內(nèi)容7:為以上的電子琴增加

25、一到兩個RAM ,用以記錄彈琴時的節(jié)拍，音符和對應(yīng)的分頻預(yù)置數(shù)。當(dāng)演奏樂曲后，可以通過控制功能自動重播曾經(jīng)彈奏的樂曲。(10)實驗報告：用仿真波形和電路原理圖，詳細(xì)敘述硬件電子琴的工作原理及其5個模塊的功能，敘述硬件實驗情況。KX_DN5/7 實驗系統(tǒng)演示示例(含實驗指導(dǎo)pdf/PDF課件)： /EDA_EP3c5E/EXPERIMENTs/EXP4_Music/ ?！纠縨odule CNT138T (CLK, CNT8);input CLK; output7:0 CNT8 ; reg7:0 CNT; wire LD; always (posedge CLK or posedge LD )

26、begin if (LD) CNT <= 8'b00000000 ; else CNT<=CNT+1; end assign CNT8=CNT; assign LD=(CNT=138); endmodule【例】module F CODE (INX, CODE, H, TO);input3:0 INX; output3:0 CODE; output H; output10:0 TO;reg10:0 TO; reg3:0 CODE; reg H;always (INX) begincase (INX) /譯碼電路，查表方式，控制音調(diào)的預(yù)置？0 : begin TO <=

27、 11'H7FF; CODE<=0; H<=0; end1 : begin TO <= 11'H305; CODE<=1; H<=0; end2 : begin TO <= 11'H390; CODE<=2; H<=0; end3 : begin TO <= 11'H40C; CODE<=3; H<=0; end4 : begin TO <= 11'H45C; CODE<=4; H<=0; end5 : begin TO <= 11'H4AD; CODE&l

28、t;=5; H<=0; end6 : begin TO <= 11'H50A; CODE<=6; H<=0; end7 : begin TO <= 11'H55C; CODE<=7; H<=0; end8 : begin TO <= 11'H582; CODE<=1; H<=1; end9 : begin TO <= 11'H5c8; CODE<=2; H<=1; end10 : begin TO <= 11'H606; CODE<=3; H<=1; end1

29、1 : begin TO <= 11'H640; CODE<=4; H<=1; end12 : begin TO <= 11'H656; CODE<=5; H<=1; end13 : begin TO <= 11'H684; CODE<=6; H<=1; end14 : begin TO <= 11'H69A; CODE<=7; H<=1; end15 : begin TO <= 11'H6C0; CODE<=1; H<=1; enddefault : begin

30、TO <= 11'H6C0; CODE<=1; H<=1; endendcase endendmodule【例】module SPKER (CLK, TN, SPKS);input CLK; input10:0 TN; output SPKS;reg SPKS; reg10:0 CNT11;always (posedge CLK) begin : CNT11B_LOAD 11位可預(yù)置計數(shù)器if (CNT11=11'h7FF) begin CNT11=TN; SPKS<=1'b1; end else begin CNT11=CNT11+1; SPK

31、S<=1'b0 ; end end endmodule【例】module FDIV (CLK,PM );input CLK ; output PM ; reg 8:0 Q1; reg FULL; wire RST ;always (posedge CLK or posedge RST) begin if (RST) begin Q1<=0; FULL<=1; end else begin Q1 <= Q1+1; FULL<=0 ; end end assign RST = ( Q1=499 ) ; assign PM = FULL ;assign DOUT

32、 = Q1 ; endmoduleI”. |士wmI。 I SIMI 口中h I T/P* I Mtrit IDevice-:I: EP3C1O/5IM21F1CCID1|ga|D4康RAMfflDM：5go 口 .b A c o s 9 o o 3 Aon Jc o fl scoo QXCOD5556B5&69G000000D00D名£后？9白白6白白 DOOOdOOOOO DOODDOaODO OOOOOiOOOOOR- . J o D o a"- E 5 D o ?25QO_ ? 5 5 0 o_ q. UI 一5 0 Q c 5 5 Q 0 £5_

33、5oo_ rs_5D o rlq岳a中 F 口一B m 0-&QO9 6 0 5 5 C C A A C 7 7 9 98 8 8 & 5 才 S 0 0 0 G Q D 0 0 0 0 0 0 0 0日口 80D 8-hsooBs 修 006 ra 3 n o 5£300 553003 r3 5 n om un 8 4 0-J9SOO80 0口帥口口口 OOOlOIG OOOC&C 0000A2 0000D6圖 39 In-System Memory Content Editor 對 MUSIC 模塊的數(shù)據(jù)讀取【例】WIDTH = 4 ; /“梁?！睒非葑鄶?shù)據(jù)DEPTH = 256 ; / 實際深度 139ADDRESS_RADIX = DEC ; /地址數(shù)據(jù)類是十進制僅供個人參考不得用于商業(yè)用途DATA_RADIX = DEC ; CONTENT BEGIN/輸出數(shù)據(jù)的類型也是十進制 注意實用文件中要展開以下數(shù)據(jù)，每一組占一行00:10:20:3 ;01: 3 ;02:03:3;04: 5;0515255;06: 5; 07: 6;08: 8;09: 8;5; 16:12; 17: 12;18: 12;19:15;9; 26: 9; 27: 9; 28: 9; 29: 9;30:931: 0; 32:933:9; 34:9;35:10;