第四章組合邏輯電路(3)

1、第四章 組合邏輯電路考慮級數的線路設計考慮級數的線路設計 電路的速度要求電路的速度要求 門電路扇入和扇出系數的限制門電路扇入和扇出系數的限制 電路的級數越多，信號通過該電路的延時越大，為了滿電路的級數越多，信號通過該電路的延時越大，為了滿足電路的速度要求，除提高每個門電路的速度外，另足電路的速度要求，除提高每個門電路的速度外，另一個辦法是壓縮電路的級數，以減少傳輸延時，壓縮一個辦法是壓縮電路的級數，以減少傳輸延時，壓縮級數后每個門電路的平均輸入端口數和輸出負載門電級數后每個門電路的平均輸入端口數和輸出負載門電路數通常會增加，這要求設計人員在速度要求和扇入路數通常會增加，這要求設計人員在速度要求

2、和扇入扇出限制之間進行折衷扇出限制之間進行折衷 。 壓縮級數的線路設計壓縮級數的線路設計 求反壓縮法求反壓縮法 展開壓縮法展開壓縮法 第四章 組合邏輯電路 求反壓縮法求反壓縮法 DBCBDACAFDBCBDACADCBAFCDABFCDABFCDABF)(與、或電路與、或電路與或非電路與或非電路與非電路與非電路求反后與或非電路求反后與或非電路第四章 組合邏輯電路電路：電路：壓縮級數有時會使電路的實現復雜性提高，提高電路壓縮級數有時會使電路的實現復雜性提高，提高電路速度有時是要有代價的。速度有時是要有代價的。 第四章 組合邏輯電路 展開壓縮法展開壓縮法展開壓縮法通常使表達式變繁，電路實現復雜性增

3、加。展開壓縮法通常使表達式變繁，電路實現復雜性增加。我們以全加器為例加以說明我們以全加器為例加以說明 與或非門實現的一位全加器電路與或非門實現的一位全加器電路 11111)()()(iiiiiiiiiiiiiiiiiiiiiiCBABACBABACBABACBACBAS11)(iiiiiiiiiiiiiCBABABACBABAC第四章 組合邏輯電路串行進位串行進位4位二進制全加器電路位二進制全加器電路 第四章 組合邏輯電路并行進位的并行加法器并行進位的并行加法器令令: G: Gi i=A=Ai iB Bi i產生本地進位的條件產生本地進位的條件 H Hi i=A=Ai iBBi i傳送低位進位

4、傳送低位進位C Ci-1i-1的條件，半加和。的條件，半加和。 傳遞低位進位本地進位1)(iiiiiiCBABAC01234123423434434440123123233233301212212220111CHHHHGHHHGHHGHGCHGCCHHHGHHGHGCHGCCHHGHGCHGCCHGC第四章 組合邏輯電路并行進位位電路：并行進位位電路：第四章 組合邏輯電路4位并行進位加法器電路：位并行進位加法器電路：第四章 組合邏輯電路 增加級數的線路設計增加級數的線路設計增加級數主要為克服門電路扇入扇出的限制，但以犧牲增加級數主要為克服門電路扇入扇出的限制，但以犧牲速度為代價。在實際設計中遇

5、到的典型實例是譯碼電速度為代價。在實際設計中遇到的典型實例是譯碼電路設計。路設計。 一級譯碼電路一級譯碼電路 如如3-83-8譯碼器每個輸出函數門電路要有譯碼器每個輸出函數門電路要有3 3個輸入端，個輸入端， 4-164-16譯碼器譯碼器每個輸出函數門電路要有每個輸出函數門電路要有4 4個輸入端。個輸入端。矩陣譯碼矩陣譯碼 （二級譯碼、二維譯碼）（二級譯碼、二維譯碼） 如如4-164-16譯碼器輸入分成譯碼器輸入分成2 2組組ABAB一組，一組，CDCD一組，二維結構一組，二維結構),(DCBAfFii第四章 組合邏輯電路電路結構：電路結構：第四章 組合邏輯電路分組方法與電路復雜性的關系分組方

6、法與電路復雜性的關系 如：如：方案方案1：第一級：第一級： 8 8 8第二級：第二級： 6464 共共8080個門電路個門電路 ),(012345aaaaaafFii012345aaaaaa第四章 組合邏輯電路方案方案2：第一級：第一級： 4 4 16 16 第二級：第二級： 6464共共8484個門電路個門電路 012345aaaaaa第四章 組合邏輯電路方案方案2：除二維矩陣譯碼外，也可多維二級譯碼：除二維矩陣譯碼外，也可多維二級譯碼 第一級：第一級：第二級：第二級：共共7676個門電路個門電路 比較：（比較：（a a）、（）、（b b）輸入分段相同（均為二段），（）輸入分段相同（均為二段

7、），（a a）用的門電路數比（用的門電路數比（b b）少，（）少，（b b）驅動負載過重，需另）驅動負載過重，需另加驅動門電路，說明輸入變量盡可能均分是上策。加驅動門電路，說明輸入變量盡可能均分是上策。（c c）比（）比（a a）分段數多，門電路少，但大量用了）分段數多，門電路少，但大量用了3 3輸輸入端與門，且每個一級門要驅動入端與門，且每個一級門要驅動1616個負載，要另加驅個負載，要另加驅動門電路，故輸入變量多分段多未必合算。動門電路，故輸入變量多分段多未必合算。 012345aaaaaa第四章 組合邏輯電路樹型譯碼樹型譯碼每個門電路只要兩個輸入端，且只帶兩個下一級門電路每個門電路只要兩

8、個輸入端，且只帶兩個下一級門電路 級數輸入變量數級數輸入變量數1 第四章 組合邏輯電路 映射變量（映射變量（MEV)MEV卡諾圖允許一單元格除了可以包含卡諾圖允許一單元格除了可以包含1、0和隨意項以和隨意項以外，還可包含單個變量外，還可包含單個變量x或一個完全的開關表達式?；蛞粋€完全的開關表達式。 使用使用MEV載人卡諾圖的步驟如下：載人卡諾圖的步驟如下： 如果對于被如果對于被MEV卡諾圖方格覆蓋的兩個標準最小項，卡諾圖方格覆蓋的兩個標準最小項，輸出變量都為輸出變量都為0，則在，則在MEV卡諾圖方格中寫入卡諾圖方格中寫入0。 如果對于被如果對于被MEV卡諾圖方格覆蓋的兩個標準最小項，卡諾圖方格

9、覆蓋的兩個標準最小項，輸出變量都為輸出變量都為1，則在，則在MEV卡諾圖方格中寫入卡諾圖方格中寫入1。 如果對于被如果對于被MEV卡諾圖方格覆蓋的最小項，輸出變量卡諾圖方格覆蓋的最小項，輸出變量與與MEV有相同值，則在有相同值，則在MEV卡諾圖方格中寫入該卡諾圖方格中寫入該MEV。第四章 組合邏輯電路 如果對于被如果對于被MEV卡諾圖方格覆蓋的標準最小項，輸出卡諾圖方格覆蓋的標準最小項，輸出變量與變量與MEV互補，則在互補，則在MEV卡諾圖方格中寫入該卡諾圖方格中寫入該MEV的補。的補。 如果對于被如果對于被MEV卡諾圖方格覆蓋的標準最小項，輸出卡諾圖方格覆蓋的標準最小項，輸出變量是一個隨意項

10、，則在變量是一個隨意項，則在MEV卡諾圖方格中寫入一個卡諾圖方格中寫入一個隨意項符號。隨意項符號。 如果對于被如果對于被MEV卡諾圖方格覆蓋的標準最小項，輸出卡諾圖方格覆蓋的標準最小項，輸出變量在某種情況下為隨意項，另一種情況下為變量在某種情況下為隨意項，另一種情況下為0，于，于是在相應方格中寫入是在相應方格中寫入0。如果輸出變量在某種情況下。如果輸出變量在某種情況下為隨意項而在另一種情況下為為隨意項而在另一種情況下為1，則相應的方格中寫，則相應的方格中寫入一個入一個1。第四章 組合邏輯電路 如：如：設變量設變量c成為該卡諾圖的映射變量成為該卡諾圖的映射變量)7 , 5 , 4 , 1 , 0

11、(),(mcbafP第四章 組合邏輯電路 從從MEV卡諾圖中獲得簡化函數的步驟如下：卡諾圖中獲得簡化函數的步驟如下： 確定可能存在的僅由確定可能存在的僅由1和隨意項組成的實質素項和隨意項組成的實質素項(也即也即覆蓋卡諾圖中的覆蓋卡諾圖中的1)。 一旦完成步驟一旦完成步驟1后就把后就把1看作隨意項，因為所有的看作隨意項，因為所有的1已已被覆蓋過了。被覆蓋過了。 用用1或隨意項將所有相同的或隨意項將所有相同的MEV項分組，使得項分組，使得MEV實實質素項的大小達到最大。質素項的大小達到最大。 將將MEV變量或表達式和剩下的映射變量相與。變量或表達式和剩下的映射變量相與。上例中：上例中：P=b+ac

12、第四章 組合邏輯電路 例：例：)15,13,12, 9 , 8 , 7()14,11,510, 4 , 2(dmFDCBCBAF)15,14,13,11,10, 9 , 2(mFMEV卡諾圖化簡：用第四章 組合邏輯電路 包含表達式的包含表達式的MEV卡諾圖卡諾圖bxyzcaabF第四章 組合邏輯電路 )31,30,29,28,27,26,25,24()18,16,15,14,13,12,11, 7 , 3(dmFECADEABCF第四章 組合邏輯電路 組合線路設計舉例組合線路設計舉例 BCD（8421）碼加法器電路設計）碼加法器電路設計 邏輯問題描述邏輯問題描述第四章 組合邏輯電路6修正電路設

13、計修正電路設計 修正條件：修正條件：第一級加法運算第一級加法運算 無進位，運算結果無進位，運算結果9 有進位，運算結果有進位，運算結果 9 修正表達式：修正表達式： 2434423444)(SSSSCSSSCCR第四章 組合邏輯電路6修正加法器修正加法器 ：BCD加法進位信號加法進位信號J J的產生的產生 ：產生條件：運算結果產生條件：運算結果9, 第一級加法運算有進位。第一級加法運算有進位。產生條件與產生條件與R完全一致所以完全一致所以:J=R:J=R 第四章 組合邏輯電路BCD（8421）碼加法器電路）碼加法器電路第四章 組合邏輯電路 設計一組合電路，采用設計一組合電路，采用2421BCD

14、編碼來驅動編碼來驅動TTL312七段顯示塊。七段顯示塊。TTL312是共陽極紅色發(fā)光是共陽極紅色發(fā)光二極管顯示塊，每個二極管顯示塊，每個LED用一個字母表示，當連用一個字母表示，當連接接LED陰極的控制信號是邏輯陰極的控制信號是邏輯0時，時，LED亮。亮。第四章 組合邏輯電路真值表：真值表：第四章 組合邏輯電路卡諾圖化簡：卡諾圖化簡：第四章 組合邏輯電路電路圖：電路圖：第四章 組合邏輯電路 設計一個設計一個44的乘法器的乘法器第四章 組合邏輯電路表達式：表達式：第四章 組合邏輯電路電路：電路：第四章 組合邏輯電路第四章 組合邏輯電路 用用74138實現函數實現函數)4 , 2 , 1 (),(

15、mcbafX421421421yyymmmmmmX第四章 組合邏輯電路 用兩片用兩片74138實現多輸出函數實現多輸出函數)14,13, 7 , 2(),()13, 8 , 4 , 1 (),(mzyxwfQmzyxwfP第四章 組合邏輯電路 用一片用一片74138和一個與門實現和一個與門實現)13,12, 9 , 8 , 5 , 1 (),(mzyxwfR76320541YYYYYYYYzywzywzywzywzyywR第四章 組合邏輯電路電路：電路：第四章 組合邏輯電路 用用8-1多路器多路器74151實現函數實現函數)7 , 5 , 4 , 2 , 1 (),(mzyxfF0630175421DDDDDDDD第四章 組合邏輯電路 用用8-1多路器多路器74151