實驗1數(shù)字邏輯電路設計

1、實驗一 組合邏輯電路設計一、 實驗目的1. 掌握組合邏輯電路的功能測試2. 驗證半加器與全加器的邏輯功能3. 學會二進制數(shù)的運算規(guī)律二、 實驗器材二輸入四與非門 74LS00四輸入二與非門 74LS20二輸入四異或門 74LS86三、 實驗內(nèi)容內(nèi)容A 一位全加/全減器的實現(xiàn)電路做加法還是做減法由M控制。當M=0時做加法運算，M=1時做減法運算，當作為全加器輸入信號A、B和Cin分別作為加數(shù)、被加數(shù)和低位來的進位，S為和數(shù)，C0向上位的進位。當作為全減器輸入信號A、B和Cin分別作為減數(shù)、被減數(shù)和低位來的借位，S為差數(shù)，C0向上位的借位。ABCin一位加/減法器SCoM內(nèi)容C 舍入與檢測電路的設

2、計用所給定的集成電路組件設計一個多輸出邏輯電路，輸入為8421碼.F1為四舍五入輸入信號，F(xiàn)2為奇偶檢測輸出信號。當輸入的信號大于或等于（5）10時，電路輸出F1=1，其他情況為0；當輸入代碼中含1的個數(shù)為奇數(shù)是，輸出F2=1，其他情況為0.框圖如圖所示：F1F2B8B4B2B1舍入與檢測電路四、 實驗步驟內(nèi)容A 一位全加/全減器的實現(xiàn)、由要求得如下得：真值表輸入輸出M（控制）ABCin（低位進）S（和）Co（進借位）00000000011000101000110101001001010101100101111110000010011110101110110111001011010011100

3、0111111S的卡諾圖 Co的卡諾圖MABC00011110MABC00011110000110000110011001011001110110110110101001101001化簡得： 由S與Co 表達式畫出電路圖:根據(jù)電路圖，連接電路。接線后撥動開關，結果如圖：輸入輸出ABC加法M=1減法M=0SCoSCo00000000011011010101101101011001010101010011001001111111內(nèi)容C 舍入與檢測電路的設計由題意得：真值表A/B8B/B4C/B2D/B1F1F200000000010100100100110001000101011001101001

4、1111100011100110101010101111110010110111111011111110F1的卡諾圖 F2的卡諾圖ABCD00011110ABCD000111100000d10001d10101d10110d01101dd1101dd1001dd1010dd化簡得：由F1和F2表達式畫出電路圖按照所示的電路圖連接電路，將電路的輸出端接實驗臺的開關，通過撥動開關輸入8421代碼，電路輸出接實驗臺顯示燈。每輸出一個代碼后觀察顯示燈，并記錄結果如下表：輸入輸出觀察結果表ABCDF1F200000000010100100100110001000101011001101001111110

5、0011100110101010101111110010110111111011111110五、 實驗體會實驗二 同步時序邏輯電路設計一、 實驗目的掌握同步時序邏輯電路的設計方法，驗證所設計的同步時序邏輯電路，加深對“同步”“時序”兩個名詞的理解。二、 實驗器材74LS74 雙D觸發(fā)器組件兩片 74LS73JK2負沿雙觸發(fā)器組件2片74LS00二輸入四與非門組件 2片 74LS02二輸入四或非門組件 1片 74LS10三輸入三與非門組件1片 74LS86二輸入四異或門組件 1片74LS04六門反相器組件2片 三、 實驗內(nèi)容內(nèi)容A：利用所給組件，設計一個同步模四可逆計數(shù)器 其中，X為控制變量，X

6、=0時進行加1計數(shù)，X=1進行減1計數(shù)，y2、y1為計數(shù)狀態(tài)，Z為進位或借位輸出信號。 框圖如下圖所示：Y1X可逆計數(shù)器Y2ZCP內(nèi)容B: 利用所給組件按mealy型或moore型同步時序邏輯電路設計的方法設計一個1001序列檢測器，其框圖如圖所示：X序列檢測器ZCP該電路的邏輯功能是：在輸入端X串行輸入隨機二進制代碼，每當輸入的代碼中出現(xiàn)1001序列時，在輸出端Z產(chǎn)生一個高電平，即Z=1，其他情況Z=0。典型輸入輸出序列如下：X：0100101011001001Z：0000100000001001四、 實驗步驟內(nèi)容A：設計同步模4可逆計數(shù)器。根據(jù)題意可畫出狀態(tài)圖:1/01/01/00/11/

7、10/00/00/000011110由此可確定狀態(tài)表：采用J-K觸發(fā)器，有狀態(tài)表和觸發(fā)器激勵表做激勵函數(shù)和狀態(tài)圖狀態(tài)表X Y2 Y1J2 K2J1 K1y2 y1z0 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 d1 dd 1d 01 d0 dd 0d 11 dd 1d 11 d1 dd 1d 11 d0 11 00 01 11 10 01 00 100101000做出卡諾圖Y2y1x00011110001dd110ddY2y1x000111100dd101dd01Y2Y1x000111100001011000由邏輯表達式畫出電路圖ZCPX1實驗結果：經(jīng)檢測

8、成功實現(xiàn)可逆計數(shù)器的功能。測試序列：X:0 0 0 0 1 1 1 1Z:0 0 0 1 1 0 0 0內(nèi)容B：利用所給組件按照Mealy型和Moore型同步時序邏輯電路的設計方法設計一個“1001”序列檢測器，其框圖下所示：序列檢測器X ZCP 電路實現(xiàn)：該電路的邏輯功能是，在輸入端X上串行輸入隨即二進制代碼，輸入信號為電平信號。每當輸入的代碼中出現(xiàn)“1001”序列時，在輸出端Z產(chǎn)生一個高電平，即Z=1，其他情況下Z=0。典型輸出、輸入序列如下： X：0100101011001001 Z：0000100000001001實驗步驟：狀態(tài)圖狀態(tài)表： 狀態(tài)編碼010AD1BC現(xiàn)態(tài)次態(tài)/輸出X=0X

9、=1AA/0B/0BC/0B/0CD/0B/0DC/0B/1次態(tài)真值表現(xiàn)態(tài)Y2Y1次態(tài)/輸出X=0X=10000/001/00111/001/01110/001/01000/001/1D觸發(fā)器激勵取值X Y2 Y1y2 y1D2 D1Z0 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 01 11 00 00 10 10 10 10 01 11 00 00 10 10 10 100000001卡諾圖Y2Y1x00011110001 1 010000Y2x00011110001 0011111 平面圖4.測試：將電路的輸入端X接至實驗臺數(shù)據(jù)開關,撥動開關輸入二進制代碼,電路的輸入端接實驗臺顯示燈.將