數字基帶信號傳輸碼型發(fā)生器設計

1、武漢理工大學FPGA原理與應用課程設計課程設計任務書學生姓名： 蔣立豪 專業(yè)班級： 通信1303 指導教師： 陳適 工作單位： 信息工程學院 題 目: 數字基帶信號傳輸碼型發(fā)生器設計初始條件： FPGA芯片（型號不限），ISE仿真軟件。 要求完成的主要任務: （包括課程設計工作量及技術要求，以及說明書撰寫等具體要求）要求每位選課同學提交一篇關于FPGA的應用設計報告，選擇的FPGA芯片不限，選用的仿真工具不限。格式要求按照課程設計報告的標準格式完成，包括：常見的幾種基帶碼 ：1.單極性非歸零碼2.雙極性非歸零碼3.單極性歸零碼4.雙極性歸零碼5.差分碼6.交替極性碼7.分相碼8.編碼信號反轉碼

2、指導教師簽名： 年 月 日系主任（或責任教師）簽名： 年 月 日 摘 要數字通信是信息經編碼變換處理后，以數字信號在信道上傳輸的，較之于模擬通信有很大的優(yōu)點。數字通信有基帶傳輸和頻帶傳輸兩種方式，而基帶傳輸系統(tǒng)在數字通信中有重要的代表性。在實際的基帶傳輸系統(tǒng)中，并不是所有類型的基帶電波形都能在信道中傳輸，因此，基帶傳輸的傳輸碼型變換是傳輸過程的重要環(huán)節(jié)，因此對于傳輸碼型的設計有一定的要求。了解常用碼型及存在的誤碼原因，對傳輸碼型進行初步的研究。本文主要設計一個基于FPGA 的數字基帶信號發(fā)生器，首先簡要介紹了單極性非歸零碼、雙極性非歸零碼、單極性歸零碼、雙極性歸零碼、差分碼、交替極性碼、分相碼

3、、傳號反轉碼等基帶碼的基本特點，然后根據碼型轉換原理設計發(fā)生器模塊。由于EDA 技術可以簡化電路，集成多塊芯片，減小電路體積，所以程序采用VHDL 進行描述，并用ISE 軟件仿真實現所有功能，最后將功能集成到FPGA 上，并設計電路，產生的基帶碼穩(wěn)定、可靠，可滿足不同數字基帶系統(tǒng)傳輸需要。關鍵詞：數字通信，基帶傳輸，EDA，VHDL，FPGA AbstractDigital communication is information after processing, transform coding, to digital signal transmission in the channel.

4、 Compared with analog communication has great advantages. Digital communication baseband transmission and the transmission frequency band in two ways, and baseband transmission system in digital communication have an important representative. In the actual baseband transmission system, and not all t

5、ypes of baseband wave form can transmit in the channel, therefore, baseband transmission of the transmission code transformation is an important link in the transmission process. Therefore, for the design of the transmission code has certain requirements. Understanding of the commonly used code type

6、 and the existence of the causes of the error, the transmission code type for a preliminary study. In this paper, the design of a baseband digital signal generator with FPGA based on. Firstly, this paper introduces the unipolar NRZ, bipolar non return to zero (NRZ), unipolar return to zero (NRZ), bi

7、polar return zero code, differential code, alternating the characteristics of code, code phase, inversion codes baseband code, then according to the code conversion principle design generator module. The EDA technology can simplify the circuit, integrated chip, reducing the size of the circuit, so t

8、he program using VHDL description, and realized all the functions with the ISE software simulation, finally functions are integrated into the FPGA, and circuit design of baseband code stable, reliable, satisfy different digital baseband transmission system is required.Keywords: digital communication

9、, baseband transmission, EDA, VHDL, FPGA目錄摘 要IAbstractII1前言12 數字基帶信號22.1 數字基帶信號的碼型設計原則32.2 非歸零碼(NRZ 碼)42.2.1 單極性42.2.2 雙極性42.3 歸零碼(RZ 碼)42.3.1 單極性52.3.2 雙極性52.4 差分碼52.5 交替極性碼(AMI 碼)62.6 分相碼(曼徹斯特碼)72.7 傳號反轉碼(CMI 碼)73 EDA概述83.1 VHDL93.2 FPGA94 基帶碼發(fā)生器的設計原理104.1 基帶碼發(fā)生器的原理框圖104.2 碼型轉換原理125軟件設計與仿真145.1 VH

10、DL程序設計145.2 軟件仿真及結果分析195.2.1 器件仿真結果196 總結與體會247 致謝25III1前言按傳輸信號是模擬信號還是數字信號，分為模擬通信系統(tǒng)和數字通信系統(tǒng)；按傳輸信號是基帶信號還是頻帶信號，分為基帶通信系統(tǒng)和頻帶(調制)通信系統(tǒng)；如果傳輸的是數字信號,同時也是基帶信號,則稱這種系統(tǒng)為“數字基帶通信系統(tǒng)”。實際的例子有：USB通信、RS232串口通信、局域網通信等等，主要用于近距離有線通信1。在研究基帶傳輸的同時，對傳輸碼型的研究也是必不可少的。常用的傳輸碼有單極性非歸零碼、雙極性非歸零碼、單極性歸零碼、雙極性歸零碼、差分碼、數字雙相碼、傳號反轉編碼（CMI碼）、密勒碼

11、、傳號交替反轉碼、三階高密度雙極性碼等。在傳輸過程中碼型變換時，易產生誤碼現象，導致信號輸出錯誤。因此對碼型的研究更顯得尤為重要。數字傳輸系統(tǒng)中，傳輸對象通常是二元數字信息，而設計數字傳輸系統(tǒng)的基本考慮是選擇一組有限的離散的波形來表示數字信息。這些取值離散的波形可以是未經調制的電信號，也可以是調制后的信號。未經調制的數字信號所占據的頻譜是從零域或很低頻率開始，稱為數字基帶信號。不經載波調制而直接傳輸數字基帶信號的系統(tǒng)，稱為數字基帶傳輸系統(tǒng)。數字基帶傳輸系統(tǒng)方框圖如圖1-1所示。抽樣判決器同步提取信道信號形成器信道接受濾波器基帶脈沖輸入 輸出 噪聲 圖1-1 數字基帶傳輸系統(tǒng)方框圖脈沖形成器：由

12、于傳輸系統(tǒng)輸入端通常是碼元速率Rb碼元寬度Tb的二進制脈序列(dk)，由于這種單極性碼含有直流和低頻成分，而一般有線信道低頻特性比較差，很難傳輸零頻率附近的分量，因而單極性碼不太適合在信道中直接傳輸，需用脈沖形成器形成適合于信道傳輸中的各種碼型，如雙極性碼。發(fā)送濾波器：脈沖形成器輸出的碼型是以矩形脈沖為基礎的，這種碼型占有頻帶寬(含高頻分量)，為了更適合信道傳輸等要求，用傳輸函數HT(w)的發(fā)送濾波器使之變成平滑的波形。信道：信道是允許基帶信號通過的介質，通常為有線信道， 如市話電纜、架空明線等。接收濾波器：傳輸函數為HR(w)接收濾波器的主要作用是濾除帶外噪聲，均衡信道特性，使輸出的基帶波形

13、有利于采樣判決。抽樣判決器和碼元再生器：抽樣判決器是在傳輸特性不理想及噪聲背景下，在規(guī)定時刻（由位定時脈沖控制）對接收濾波器的輸出波形進行抽樣判決，然后由碼元再生電路實現碼型反變換，以恢復或再生基帶信號。定時脈沖和同步提取電路：抽樣判決器在信道特性不理想及有噪聲干擾的情況下，正確恢復出原來的基帶信號，須同步提取電路完成從接收濾波器的輸出信號中提取定時脈沖，從而保證收發(fā)兩端的碼元一一對應實現同步1。目前，雖然數字基帶傳輸的應用不是很廣泛，但對于基帶傳輸系統(tǒng)的研究仍然十分有意義，主要是因為： 1、在利用對稱電纜構成的近程數據通信系統(tǒng)中廣泛采用了這種傳輸方式； 2、隨著數字通信技術的發(fā)展，基帶傳輸方

14、式也有迅速發(fā)展的趨勢； 3、基帶傳輸中包含帶通傳輸的許多基本問題； 4、任何一個采用線性調制的帶通傳輸系統(tǒng)，可以等效為一個基帶傳輸系統(tǒng)。2 數字基帶信號基帶傳輸是最基本的數據傳輸方式，即按數據波的原樣，不包含任何調制，在數字通信的信道上直接傳送數據?；鶐鬏敳贿m于傳輸語言、圖像等信息。目前大部分微機局域網，包括控制局域網，都是采用基帶傳輸方式的基帶網?；鶐ЬW的特點是：信號按位流形式傳輸，整個系統(tǒng)不用調制解調器，降低了價格；傳輸介質較寬帶網便宜；可以達到較高的數據傳輸速率（目前一般為10100Mb/s），但其傳輸距離一般不超過25km，傳輸距離越長，質量越低；基帶網中線路工作方式只能為半雙工方式

15、或單工方式?；鶐到y(tǒng)的工作原理：信源是不經過調制解調的數字基帶信號，信源在發(fā)送端經過發(fā)送濾波器形成適合信道傳輸的碼型，經過含有加性噪聲的有線信道后，在接收端通過接收濾波器的濾波去噪，由抽樣判決器進一步去噪恢復基帶信號，從而完成基帶信號的傳輸。基帶傳輸時，通常對數字信號進行一定的編碼，數據編碼常用3種方法：非歸零碼NRZ、曼徹斯特編碼和差動曼徹斯特編碼。后兩種編碼不含直流分量，包含時鐘脈沖，便于雙方自同步，因此，得到了廣泛的應用。數字基帶信號， 是信源發(fā)出的、未經調制或頻譜變換、直接在有效頻帶與信號頻譜相對應的信道上傳輸的數字信號，是消息代碼的電波形，是用不同的電平或脈沖來表示相應的消息代碼。數

16、字基帶信號的類型很多，常見的有矩形脈沖，三角波、高斯脈沖和升余弦脈沖等。最常用的是矩形脈沖，因為矩形脈沖易于形成和變換。數字基帶信號是數字信息的一種表現形式，被用于數字基帶傳輸系統(tǒng)?？梢杂貌煌妷夯螂娏鞯拇a來表示基帶碼。不同形式的基帶碼具有不同的頻譜結構，合理地設計基帶碼是基帶傳輸首先要考慮的問題。2.1 數字基帶信號的碼型設計原則（1）傳輸碼型的功率譜中應不含直流分量，同時低頻分量要盡量少:滿足這種要求的原因是PCM端機、再生中繼器與電纜線路相互連接時，需要安裝變量器，以便實現遠端供電（因設置無人站）以及平衡電路與不平衡電路的連接。（2）傳輸碼型的功率譜中高頻分量應盡量少:這是因為一條電纜

17、中包含有許多線對，線對間由于電磁感應會引起串音，且這種串音隨頻率的升高而加劇。（3）便于定時時鐘的提取:傳輸碼型功率譜中應含有定時鐘信息，以便再生中繼器或接收端能提取必需的定時鐘信息。（4）傳輸碼型應具有一定的檢測誤碼能力:數字信號在信道中傳輸時，由于各種因素的影響，有可能產生誤碼，若傳輸碼型有一定的規(guī)律性，那么就可根據這一規(guī)律性來檢測是否有誤碼，即做到自動監(jiān)測，以保證傳輸質量。（5）對信源統(tǒng)計依賴性最小:信道上傳輸的基帶傳輸碼型應具有對信源統(tǒng)計依賴最小的特性，即對信源經信源編碼后，直接轉換的數字信號的類型不應有任何限制（例如“1”和“0”出現的概率及連“0”多少等）。（6）要求碼型變換設備簡

18、單、易于實現；由信息源直接轉換的數字信號不適合于直接在電纜信道中傳輸，需經碼型變換設備轉換成適合于傳輸的碼型，要求碼型變換設備要簡單、易于實現5。2.2 非歸零碼(NRZ 碼)非歸零碼分為兩種，即單極性和雙極性。2.2.1 單極性常記作NRZ。在二元碼中用高電平A和低電平(常為零電平)分別表示二進制信息“1”和“0”，在整個碼元期間電平保持不變。特點：有直流分量連“0”或連“1”時不能直接提取位同步信息在信道上占用頻帶較窄發(fā)送能量大，利于提高收端信噪比對信道特性變化比較敏感 圖2-1 單極性非歸零碼2.2.2 雙極性在二元碼中用正電平和負電平分別表示“1”和“0”。整個碼元期間電平保持不變。在

19、這種碼型中不存在零電平。特點：（1）當“1”和“0”數目各占一半時無直流分量， 但當“1”和“0”出現概率不相等時，仍有直流成份。（2）可在電纜等無接地線上傳輸。（4）連“0”或連“1”時仍不能直接提取位同步信息。（4）對信道特性變化不敏感。圖2-2 雙極性非歸零碼2.3 歸零碼(RZ 碼) 歸零碼也分為兩種，即單極性和雙極性。2.3.1 單極性與單極性非歸零碼不同，發(fā)送“1”時在整個碼元期間高電平只持續(xù)一段時間，在碼元的其余時間內則返回到零電平，即此方式中，在傳送“1”碼時發(fā)送一個寬度小于碼元持續(xù)時間的歸零脈沖；傳送“0”碼時不發(fā)送脈沖。其特征是所用脈沖寬度比碼元寬度窄。主要優(yōu)點是可以直接提

20、取同步信號。單極性歸零碼脈沖間隔明顯，有利于減小碼元間的波形干擾和提取同步時鐘信息，但由于脈寬窄，碼元能量小，匹配接收時的輸出信噪比要比NRZ 碼低。 圖2-3 單極性歸零碼2.3.2 雙極性 這種傳輸碼與單極性歸零碼相似，都是脈沖的持續(xù)時間小于碼元寬度，并且都是在碼元時間內回到零值。與單極性歸零碼不同的是，“1”碼與“0”碼分別是用正、負兩種電平來表示。由于相鄰脈沖之間必有零電平區(qū)域存在，因此，在接收端根據接收波形歸于零電平便知道1b 的信息已接收完畢，以便準備下一比特信息的接收。正負脈沖的前沿起了啟動信號的作用，后沿起了終止信號的作用，有利于接收端提取定時信號。因此可以保持正確的比特同步，

21、即收發(fā)之間無需特別定時，且各符號獨立地構成起止方式。此方式也叫做自同步方式。5 圖2-4 雙極性歸零碼2.4 差分碼 差分碼利用前后碼元電平的相對極性變化來傳送信息，又稱為相對碼。這種傳輸碼不是用脈沖本身的電平高低來表示二進制代碼的“1”碼與“0”碼，而是用脈沖波的電平變化來表示碼元的取值，即當碼元的取值為“1”時，脈沖波的電平變化一次；而當碼元的取值為“0”時，脈沖波的電平不變。6這種方式的特點是，即使接收端收到的碼元極性與發(fā)送端的完全相反，也能正確進行判決。采用這種波形傳送二進制代碼時，可以消除設備初態(tài)的影響，尤其對于調相系統(tǒng)來說，可以有效地消除解調時相位模糊的問題。10 圖2-5 差分碼

22、2.5 交替極性碼(AMI 碼)AMI 碼名稱較多，如雙極方式碼、平衡對稱碼、傳號交替反轉碼等。他是CCITT 建議作為基帶傳輸系統(tǒng)中的傳輸碼型之一。編碼規(guī)則是，二進制代碼中的“1”碼由正、負極性交替的脈沖表示，其脈寬等于碼元周期的一半；二進制代碼中的“0”碼由零電平表示。此方式是單極性方式的變形，即把單極性方式中的“0”碼與零電平對應，而“1”碼發(fā)送極性交替的正、負電平。這種碼型實際上把二進制脈沖序列變成為三電平的符號序列(故叫偽三元信號)，其優(yōu)點如下：在“1”、“0”碼不等概條件下也無直流成分，且零頻附近低頻分量小，因此對具有變壓器或其他交流耦合的傳輸信道來說，不易受到隔直特性的影響；若接

23、收端收到的碼元極性與發(fā)送端完全相反也能正確判決；只要進行全波整流就可以變?yōu)閱螛O性碼，如果交替極性碼是歸零的，變?yōu)閱螛O性歸零碼后就可以提取同步信號。由于這些優(yōu)點，因此他是最常用的碼型之一。但當傳輸信息中存在長連“0”碼的情況時，這種傳輸碼將會由于長時間不出現電平跳變，從而給接收端在提取定時信號時帶來困難。AMI 碼在連“0”碼過多時提取定時信號有困難。7這是因為在連“0”碼時AMI 輸出均為零電平，連“0”碼這段時間內無法提取同步信號，而前面非連“0”碼時提取的位同步信號又不能保持足夠的時間。這是這種傳輸碼的不足之處。 圖2-6 交替極性碼2.6 分相碼(曼徹斯特碼) 這種碼型的特點是每個碼元用

24、兩個連續(xù)極性相反的脈沖表示。如“1”碼用正、負脈沖表示，“0”碼用負、正脈沖表示。這種碼型不論信號的統(tǒng)計關系如何，均完全消除了直流分量，且有較尖銳的頻譜特性。同時這種碼在連“1”和連“0”的情況下都能顯示碼元間隔，這有利于接收端提取碼同步信號。該碼在本地局域網中常被使用。 圖2-7 分相碼2.7 傳號反轉碼(CMI 碼) 傳號反轉碼(CMI 碼)是由CCITT 建議、適合于光信道傳輸的碼型之一。他的基本設想是將原來二進制代碼序列中的一位碼變?yōu)閮晌淮a，以增加信號的富裕度。CMI 碼是一種二元碼。其具體的編碼規(guī)則是：二進制代碼中的“1”碼交替地用“11”和“00”表示；“0”碼則固定地用“01”表

25、示。CMI 碼的特點是電平隨二進制數碼依次跳變，因而便于恢復定時信號，尤其當用負跳變直接提取定時信號時，不會產生相位不確定問題，具有檢測錯誤的能力。8因為在這種傳輸碼中，只有“00”、“11”、“01”這3 種碼組，而沒有“10”這一碼組。因此，接收端可根據這一特性對接收碼進行檢錯。該碼已被CCITT 推薦為PCM(脈沖編碼調制)4次群的接口碼型。在光纜傳輸系統(tǒng)中有時也用做線路傳輸碼型。圖2-8 傳號反轉碼3 EDA概述20 世紀90 年代，國際上電子和計算機技術較先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術設計領域，可編

26、程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數字系統(tǒng)的設計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數字系統(tǒng)設計方法、設計過程和設計觀念，促進了EDA 技術的迅速發(fā)展。EDA 是電子設計自動化（Electronic Design Automation）的縮寫，在20 世紀90 年代初從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。EDA 技術就是以計算機為工具，設計者在EDA 軟件平臺上，

27、用硬件描述語言HDL 完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA 技術的出現，極大地提高了電路設計的效率和可靠性，減輕了設計者的勞動強度。3.1 VHDLVHDL 語言是美國國防部于20 世紀80 年代后期，出于軍事工業(yè)的需要開發(fā)的。1984年VHDL 被IEEE 確定為標準化的硬件描述語言。1993 年IEEE 對VHDL 進行了修訂，增加了部分新的VHDL 命令與屬性，增強了對系統(tǒng)的描述能力，并公布了新版本的VHDL，即IEEE 標準的1076-1993 版本。VHDL 已經成為系

28、統(tǒng)描述的國際公認標準，得到眾多EDA 公司的支持，越來越多的硬件設計者使用VHDL 描述數字系統(tǒng)。VHDL 涵蓋面廣，抽象描述能力強，支持硬件的設計，驗證，綜合與測試。VHDL 能在多個級別上對同一邏輯功能進行描述如可以在寄存器級別上對電路的組成結構進行描述，也可以在行為描述級別上對電路的功能與性能進行描述。無論哪種級別的描述，都可以利用綜合工具將描述轉化為具體的硬件結構。VHDL 的基本結構包含有一個實體和一個結構體，而完整的VHDL 結構還包括配置程序包與庫。9各種硬件描述語言中，VHDL 的抽象描述能力最強，因此運用VHDL 進行復雜電路設計時，往往采用自頂向下結構化的設計方法。VHDL

29、 語言是一種高級描述語言， 適用于電路高級建模， 綜合的效率和效果較好。Verilog-HDL 語言是一種低級的描述語言，適用于描述門級電路，容易控制電路資源，但其對系統(tǒng)的描述能力不如VHDL 語言。3.2 FPGA可編程邏輯器件(簡稱PLD)是一種由用戶編程來實現某種邏輯功能的新型邏輯器件。它不僅速度快，集成度高，能夠完成用戶定義的邏輯功能外，還可以加密和重新定義編程，其允許編程次數可多達上萬次。使用可編程邏輯器件可大大簡化硬件系統(tǒng)，降低成本，提高系統(tǒng)的可靠性，靈活性。因此，自20 世紀70 年代問世以后，就受到廣大工程人員的青睞，被廣泛應用于工業(yè)控制，通信設備，智能儀表，計算機硬件和醫(yī)療電

30、子儀器等多個領域。1目前，PLD 主要分為FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)兩大類。FPGA 和CPLD 最明顯的特點是高集成度，高速度和高可靠性。高速度表現在其時鐘延時可小至納秒級，結合并行工作方式，在超高速應用領域和實時測控方面有著非常廣闊的應用前景;其高可靠性和高集成度表現在幾乎可將整個系統(tǒng)集成于同一芯片中，實現所謂片上系統(tǒng),從而大大縮小了系統(tǒng)體積，也易于管理和屏蔽。Altera 公司是世界上最大的可編程邏輯器件供應商之一。其主要產品MAX7000/9000，FLEX10K，APEX20K，ACEX1K，Stratix，Cyclone 等系列。Altera 公司

31、在20 世紀90 年代以后發(fā)展很快，業(yè)界普遍認為其開發(fā)工具MAX+plus是最成功的EDA開發(fā)平臺之一，Quartus是MAX+plus的升級版本。Xilinx 公司是FPGA 的發(fā)明者，其產品種類較全，主要有XC9500/4000，Spartan，Virtex，Coolrunner(XPLA3)等。Xilinx 公司是與Altera 公司齊名的可編程邏輯器件供應商，在歐洲用Xilinx 器件的人多，在日本和亞太地區(qū)用Altera 器件的人多，在美國則是平分秋色。全球PLD/FPGA 產品60%以上是由Altera 和Xilinx 提供的。可以講，Altera 和Xilinx 共同決定了PLD

32、 技術的發(fā)展方向。Lattice 公司是ISP(在系統(tǒng)可編程)技術的發(fā)明者，其主要產品ispL2000/5000/8000，MACH4/5，ispMACH4000 等。與Altera 公司和Xilinx 公司相比，Lattice 的開發(fā)工具略遜一籌，大規(guī)模PLD，FPGA 的競爭力也不夠強，但其中小規(guī)模PLD 比較有特色。2Lattic e于1999 年推出可編程模擬器件，現已成為全球第三大可編程邏輯器件供應商。Actel 公司是反熔絲(一次性編程)PLD 的領導者。由于其PLD 具有抗輻射，耐高低溫，功耗低和速度快等優(yōu)良品質，在軍工產品和宇航產品上有較大優(yōu)勢，而Altera 和Xilinx

33、公司則一般不涉足軍品和宇航市場。34 基帶碼發(fā)生器的設計原理4.1 基帶碼發(fā)生器的原理框圖雙極性的碼形需要數字部分和模擬電路來共同實現，對雙極性的信號如雙極性歸零碼、交替極性碼碼形輸出時引入正負極性標志位，而對雙極性非歸零碼和差分碼碼形輸出時由低電平表示負極性。4基帶碼發(fā)生器的原理框圖如圖4-1 所示：圖4-1 基帶碼發(fā)生器的原理框圖 圖4-2 基帶碼發(fā)生器外部接口引腳圖Dat： 二進制數據輸入端；Clk： 系統(tǒng)時鐘輸入端；Start：始能信號輸入端；AMI（0）：交替極性碼碼形輸出端；AMI（1）：正負極性標志位輸出端；SRZ（0）：雙極性信號碼形輸出端；SRZ（1）：正負極性標志位輸出端；

34、CFM：差分碼碼形輸出端；CMI：編碼信號反轉碼碼形輸出端；DRZ：單極性歸零碼碼形輸出端；FXM：分相碼（曼徹斯特碼）碼形輸出端；NRZ：單極性非歸零碼碼形輸出端；4.2 碼型轉換原理碼型轉換的原理如表一所示，其中高位為正負極性標志位，其中高電平表示負極性，低電平表示正極性。 表4-1 碼型轉換原理高電平低電平高位低位高位低位NRZ高電平低電平SRZ低電平高電平DRZSRZ低電平CMICFMNOT(SRZ)FXMSRZNOT(SRZ)AMINOT(CFM)CFM&SRZNOT(CFM)低電平CFMNOT(CFM)保持不變5軟件設計與仿真首先由碼型的編碼原則實現VHDL 的編程，使用I

35、SE 進行模擬仿真。5.1 VHDL程序設計程序如下：-文件名：HS_UJDM-功能：基于VHDL硬件描述語言，產生常用基帶碼-最后修改日期：1常用基帶碼發(fā)生器程序-文件名：HS_UJDM-功能：基于VHDL硬件描述語言，產生常用基帶碼-最后修改日期：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity HS_UJDM isPort (clk : in std_logic; -系統(tǒng)時鐘 Start : in std_logic; -

36、始能信號dat : in std_logic_vector(15 downto 0); -二進制數據輸入端NRZ : out std_logic; -非歸零信號輸出端DRZ : out std_logic; -單極性歸零信號輸出端SRZ : out std_logic_vector(1 downto 0); -雙極性歸零信號輸出端AMI : out std_logic_vector(1 downto 0); -交替極性信號輸出端CFM : out std_logic; -差分信號輸出端CMI : out std_logic; -編碼信號反轉碼信號輸出端FXM : out std_logic);

37、 -分相碼（曼徹斯特碼）信號輸出端end HS_UJDM;architecture Behavioral of HS_UJDM isbeginprocess(clk,start)variable latch_dat : std_logic_vector(15 downto 0); -十六位二進制信號鎖存器variable latch_sig : std_logic; -高位信號鎖存器variable latch_cfm : std_logic; -差分碼信號寄存器variable latch_cnt : std_logic; -基帶碼同步信號variable count_fri : integ

38、er range 0 to 8; -分頻計數器（碼寬定義）variable count_mov : integer range 0 to 16; -移位計數器beginif start='0' then latch_cnt:='0' -異步復位latch_cfm:='0' latch_sig:='0' count_fri:=7;count_mov:=16; -異步置位latch_dat:="0000000000000000"elsif rising_edge(clk) then count_fri:=count

39、_fri+1; -分頻計數器+1if count_fri=8 then count_fri:=0; -計數到8if count_mov<16 then count_mov:=count_mov+1; -移位計數器+1 latch_sig:=latch_dat(15); -二進制碼高位移入latch_sig中l(wèi)atch_dat:=latch_dat(14 downto 0)&'0' -二進制數據向高位移動一位，低位補零 else latch_dat:=dat;count_mov:=0; -載入下一輪將發(fā)送的數據 latch_cfm:='0'latch

40、_sig:='0'latch_cnt:='0' -寄存器復位end if;if latch_sig='1' then latch_cfm:=not(latch_cfm); -差分碼信號寄存器中信號取反end if; end if;if count_fri<4 then latch_cnt:='1' -基帶碼同步信號的占空比調節(jié)else latch_cnt:='0'end if; end if;-碼形轉換部分NRZ<=latch_sig; -非歸零碼信號DRZ<=latch_sig and latc

41、h_cnt; -單極性歸零碼信號SRZ(0)<=latch_cnt; -雙極性歸零碼信號SRZ(1)<=not(latch_sig); -SRZ（1）=1表示負極性AMI(0)<=latch_sig and latch_cnt; -極性交替碼信號AMI(1)<=not(latch_cfm); -AMI（1）=1表示負極性CFM<=latch_cfm; -差分碼信號FXM<=latch_cnt xnor latch_sig; -分相碼信號if latch_sig='1' then CMI<=latch_cfm; -編碼信號反轉碼else

42、CMI<=not(latch_cnt);end if;end process;end Behavioral;5.2 軟件仿真及結果分析5.2.1 器件仿真結果 Dat： 二進制數據輸入端；Clk： 系統(tǒng)時鐘輸入端；Start：始能信號輸入端；AMI（0）：交替極性碼碼形輸出端； 圖5.1 RTL模型AMI（1）：正負極性標志位輸出端；SRZ（0）：雙極性信號碼形輸出端；SRZ（1）：正負極性標志位輸出端；CFM：差分碼碼形輸出端；CMI：編碼信號反轉碼碼形輸出端；DRZ：單極性歸零碼碼形輸出端；FXM：分相碼（曼徹斯特碼）碼形輸出端；NRZ：單極性非歸零碼碼形輸出端；5.2.2 綜合仿真

43、圖圖5.2 綜合仿真圖5.2.2 波型仿真結果1）全零碼仿真結果圖5.3 全零碼波型仿真結果如圖所示當start到來一個高電平時，開始編碼。在第一個同步信號到來時寄存器載入外部十六位數據，之后每來一個同步信號則將寄存器中最高位送出，碼形轉換器開始工作，將轉換后的碼形由相應的端口輸出，與此同時十六位寄存器中的低十五位數據向高位移動一位并且低位補零。輸入數據為全0碼時，NRZ輸出為全0碼，DRZ輸出為全0碼， SRZ0 作為位同步信號，跳變一次為一個碼元，SRZ1正負極性標志位輸出端為全1碼，1碼對應SRZ1為0,0碼對應SRZ1為1，AMI1作為正負極性標志位輸出端，為全1碼，AMI0作為交替極

44、性碼碼形輸出端，為全0碼，CFM差分碼碼形輸出端為全0碼，CMI編碼信號反轉碼碼形輸出端交替輸出01碼，驗證了CMI碼“0”碼固定地用“01”表示，FXM：分相碼（曼徹斯特碼）碼形輸出01碼，驗證了曼徹斯特碼的“0”碼用負、正脈沖表示，全零碼波型仿真結果符合各種碼的編碼規(guī)則。2）全1碼仿真結果圖5.4 全1碼波型仿真結果如圖所示當start到來一個高電平時，開始編碼。在第一個同步信號到來時寄存器載入外部十六位數據，之后每來一個同步信號則將寄存器中最高位送出，碼形轉換器開始工作，將轉換后的碼形由相應的端口輸出，與此同時十六位寄存器中的低十五位數據向高位移動一位并且低位補零。輸入數據為全0碼時，N

45、RZ輸出為全1碼，DRZ輸出為占空比為50%的全1碼， SRZ0 作為位同步信號，跳變一次為一個碼元，SRZ1對應輸出為全0碼，1碼對應SRZ1為0,0碼對應SRZ1為1，AMI0作為交替極性碼碼形輸出端，占空比為50%的全1碼，AMI1作為正負極性標志位輸出端，輸出為0101010101010101，表明輸出為正負極性交替的碼，CFM差分碼碼形輸出為1010101010101010碼，CMI編碼信號反轉碼碼形輸出端交替輸出11和00碼，驗證了CMI碼“1”碼固定地用11或00表示，FXM：分相碼（曼徹斯特碼）碼形輸出10碼，驗證了曼徹斯特碼的“0”碼用正、脈沖表示，全1碼波型仿真結果符合各種

46、碼的編碼規(guī)則。3）1100111010100011碼仿真結果圖5.5 1100111010100011碼波型仿真結果如圖所示當start到來一個高電平時，開始編碼。在第一個同步信號到來時寄存器載入外部十六位數據，之后每來一個同步信號則將寄存器中最高位送出，碼形轉換器開始工作，將轉換后的碼形由相應的端口輸出，與此同時十六位寄存器中的低十五位數據向高位移動一位并且低位補零。輸入數據為全0碼時，NRZ輸出為全1100111010100011碼，DRZ輸出為占空比為50%的1100111010100011碼， SRZ0 作為位同步信號，跳變一次為一個碼元，SRZ1對應輸出為0011000101011100碼，1碼對應SRZ1為0,0碼對應SRZ1為1，AMI0作為交替極性碼碼形輸出端，占空比為50%的1100111010100011碼，AMI1作為正負極性標志位輸出端，輸出為0111010011000101，1碼對應負極性,0碼對應正極性，表明AMI碼中的二進制代碼中的“1”碼由正、負極性交替的脈沖表示，CFM差分碼碼形輸出為1000101100111010碼，CMI編碼信號反轉碼碼形輸出端交替輸出11000101110011010001110101010011碼，驗證了CMI二進制代碼中的“1”碼交替地用“11”和“00”表示；“0”碼則固定地用“0