數字電路實驗注意事項

1、2.1 數字電路實驗的基本方法數字電路實驗的基本方法 布線原則及集成電路的正確使用布線原則及集成電路的正確使用 1. 布線原則布線原則（1）布線所用導線直徑和通用底板插孔直徑應一致。連線兩頭要剝5mm長，且線頭應剪成斜面，便于往通用底板中插，且一定要插緊。（2）布線應盡可能短。（3）引線最好用色線，以區(qū)別導線的不同用途。一般電源用紅線，地用黑線。（4）導線插入插孔時，用力不要過猛，以防因導線插入過深，使導線塑料包層插入造成絕緣。（5）布線要有順序，以免漏接。（6）布線應貼近底板表面，在集成電路周圍走線，盡量不要覆蓋不用的孔，切忌將導線跨越集成電路。（7）整齊的布線相當重要。 總之，布線應力求整

2、潔、清晰、可靠。 2. 數字集成電路的正確使用數字集成電路的正確使用 在使用數字集成電路時必須注意以下問題：（1）首先要對集成電路的引腳進行整形，以使集成電路的引腳均勻垂直排列。（2）一定要注意外形識別，搞清各引腳的功能和作用，不要冒然接入電路。在相應實驗的后面均附有常用器件外引線圖，請使用者查閱。亦可查閱相關手冊。（3）準確接入電源電壓：電源電壓千萬不能接錯、注意各種集成電路允許使用的電源電壓范圍。大多數片子左上角為電源引線，右下腳為地線。有小數片子則不同，如74LS75，使用時應加注意。（4）數字集成電路輸出端的連接要慎重。既不能直接接電源、直接接地，也不能相互連接，以免造成器件電流或電壓

3、過載，損壞器件。（5）在時序邏輯電路中，經常要用到時鐘脈沖（即CP脈沖）。由普通機械電器開關產生的脈沖，因為有抖動易產生虛假信號，所以不能作為時鐘脈沖。（6）TTL門電路和觸發(fā)器輸入端懸空相當于輸入邏輯“1”高電平，因此，對TTL集成電路閑置不用的輸入端，一般有懸空、并聯和接高電位等三種處理方法。 但三種方法又各有其局限性： 懸空處理的方法不會影響其他輸入端的邏輯功能，但這種處置對于干擾敏感，故僅在實驗和干擾小的場合使用。 并聯的方法是把不用的輸入端和使用的輸入端并聯起來作為一個輸入端使用，這種方法會使輸入電容增加，抗干擾能力下降，且對前級帶負載能力要求較高。 接高電位的方法對抗干擾有利，但對

4、電源電壓的穩(wěn)定性要求較高，一般在工作速度不高，干擾嚴重的場合都用此法。 （7）器件布局要合理：美觀、便于布線和檢查、排除故障。應該遵循下列幾項原則： 一般按信號流向，從輸入到輸出，自左到右或從上到下布置電路。 應兼顧到所用輸入信號（包括輸入變量、觸發(fā)信號、電源和地等）插孔以及輸出顯示插孔等的位置、距離，盡量將元件分布在合理的位置上。 器件之間要留有空隙，以便于走線和插拔器件。 所有集成電路最好按同一方向插入，不要倒插。 （8）拔出集成電路時，應用專用起拔工具-U型夾或小改錐對起兩頭，不要用手去拔，以免損壞引腳。（9）暫時不用的集成電路，應放在元件盒中或插到通用底板空閑處備用，不得亂放，以免丟失

5、或壓壞引腳。3. 數字電路的調試和排除故障數字電路的調試和排除故障 調試調試 調試數字電路的方法，一般分靜態(tài)測試和動態(tài)測試兩種。靜態(tài)測試是指在輸入端設置固定的輸入電平，用三用表或顯示器件測輸出端的高、低電平是否符合要求。動態(tài)測試是指在輸入端加一串脈沖，用示波器測輸出波形與輸入波形的同步關系，檢查電路的邏輯功能。 調試數字電路時，應逐級進行，即先單元電路，后系統(tǒng)聯試。故障的檢查與排除故障的檢查與排除 調試數字電路的過程，就是分析和排除故障，使電路實現預定邏輯功能的過程。排除實驗中出現的故障是綜合運用有關知識，訓練學員分析問題，解決問題能力的好機會。所以，當故障出現時，要冷靜分析原因，認真思考、判

6、斷，盡量獨立解決。由于可能造成數字電路故障的因素是多方面的，故障的原因也就多種多樣，各不相同。所以實驗者不但要熟悉線路上各點的正常電位和波形，還要具備根據不同故障現象，分析、估計、判斷故障點和故障原因的能力。在數字電路實驗中，常見的故障源有：（1）布線錯誤：如錯接、漏接、虛接、碰線等；（2）電源電壓的數值或極性不對，電源線、地線連接不好；（3）插接質量有問題；（4）元器件使用不當或損壞；（5）儀器操作使用不當或損壞；（6）電路設計錯誤。 此外，有時測試設備工作不正常，也會造成電路故障現象，應注意判斷。 絕大多數的實驗故障都可歸結為這樣三類典型的故障：一是設計錯誤，二是布線錯誤，三是器件、儀器故

7、障。對故障進行檢查排除的方法及應采取的必要預防對故障進行檢查排除的方法及應采取的必要預防措施：措施：（1）全部連線接好后，仔細檢查一遍。（2）用萬用表的“10”檔，測量實驗電路的電源端與地線端之間的電阻，排除電源與地線的開路與短路現象。（3）使用萬用表測量直流穩(wěn)壓電源輸出電壓是否為所需值（如+5V），然后接通電路電源，觀察電路及各器件有無異常發(fā)熱等現象。（4）檢查各集成電路是否均已加上電源。（5）檢查是否有不允許懸空的輸入端（如，中規(guī)模以上電路的控制輸入端，CMOS電路的各輸入端等）未接入電路。（6）進行靜態(tài)（或單步工作）的測量。使電路處于某一狀態(tài)下，觀察電路的輸出是否與設計要求相一致，用真值

8、表檢查電路是否正常。（7）如果輸入信號無論怎樣變化，輸出一直保持高電平不變，則可能集成塊沒有接地，或接地不良；若輸出信號保持與輸入信號同樣規(guī)律變化或始終保持低電平不變，則可能是集成塊沒有接電源線，或電源線接觸不良。（8）對于有多個“與”輸入端的器件，如果實際使用時有多余的輸入端，在檢查故障時，可以調換另外的輸入端試用。（9）電路故障的檢查，通?？刹捎谩爸鸺壐櫋钡姆椒ǎǜ櫡ǎ┻M行。（10）對于含有反饋線的閉合電路，設法斷開反饋線進行檢查，必要時對斷開的電路進行狀態(tài)預置后，再進行檢查。（11）TTL電路工作時產生電源尖峰電流，可能會通過電源耦合破壞電路正常工作，應采取必要的去耦措施。（12）當

9、電源工作在頻率較高時，應從下列方面采取措施： 減小電源內阻，加粗電源線與地線直徑，擴大地線面積或采用接地板，將電源線與地線夾在相鄰的輸入與輸出信號線之間起屏蔽作用； 各邏輯線盡量不要緊靠時鐘脈沖線； 縮短引線長度； 驅動多路同步電路的時鐘脈沖信號，要求各路信號的延遲時間盡可能接近。（13）CMOS電路特有一種失效模式鎖定效應，也稱“可控硅效應”，是器件固有的故障現象。在電路中應采取措施加以預防： 注意電源的去耦，加粗地線，減小地線電阻； 在不影響電路工作的情況下，盡量降低VDD值； 在不影響電路工作速度的情況下，使電源允許提供的電流小于鎖定電流（一般器件的鎖定電流在40mA左右）； 對輸入信號進行鉗位。對故障點的查找采取適當的方法：（1）布線前，要熟悉線路及相關知識，熟悉元器件的功能和使用方法，檢查所用元器件功能、引出端是否完好無損，