計算機組成原理試卷答案匯總

1、計算機組成原理 復習資料一、名詞解釋： 異步控制方式 : 異步控制不存在基準時標信號，微操作的時序是由專用的應答線 路控制的， 即控制器發(fā)出某一個微操作控制信號后， 等待執(zhí)行部件完成該操作時 所發(fā)回的“回答”或“終了”信號，再開始下一個微操作。向量地址 : 是存放服務程序入口地址的存儲單元地址，它由硬件形成多重中斷 : 即指 CPU 在處理中斷的過程中， 又出現了新的中斷請求， 此時若 CPU 暫?，F行的中斷處理，轉去處理新的中斷請求，即多重中斷CMDR: 控制存儲器地址寄存器 總線判優(yōu) : 是當總線上各個主設備同時要求占用總線時，通過總線控制器，按一 定的優(yōu)先等級順序確定某個主設備可以占用總

2、線。系統的并行性 : 進位鏈 : 是傳遞進位的邏輯電路間接尋址 : 有效地址是由形式地址間接提供的 微操作命令和微操作 : 微操作命令是控制完成微操作的命令；微操作是由微操作 命令控制實現的最基本操作?？焖倬彌_存儲器 : 為了提高訪存速度，在 CPU 和主存之間增設的高速存儲器， 基址尋址 : 有效地址等于形式地址加上基址寄存器的內容。流水線中的多發(fā)技術 : 為了提高流水線的性能，設法在一個時鐘周期（機器主頻 的倒數）內產生更多條指令的結果指令字長 : 一條指令的二進制代碼位數周期竊取 : DMA 方式中由 DMA 接口向 CPU 申請占用總線，占用一個存取周 期。雙重分組跳躍進位 : n 位

3、全加器分成若干大組，大組內又分成若干小組，大組中 小組的最高進位同時產生，大組與大組間的進位串行傳送。硬件向量法 : 是利用硬件產生向量地址，再由向量地址找到中斷服務程序的入口 地址?？偩€ : 是連接多個部件的信息傳輸線，是各個部件共享的傳輸介質。 指令流水 : 是改變各條指令按順序串行執(zhí)行的規(guī)則 ,使機器在執(zhí)行上一條指令的 同時 ,取出下一條指令 ,即上一條指令的執(zhí)行周期和下一條指令的取指周期同時進 行。尋址方式 : 是指確定本條指令的數據地址以及下一條將要執(zhí)行的指令地址的方 法，它與硬件緊密相關，而且直接影響指令格式和指令功能。微程序控制 : 采用與存儲程序類似的方法來解決微操作命令序列的

4、形成，將一條 機器指令編寫成一個微程序， 每一個微程序包含若干條微指令， 每一條指令包含 一個或多個微操作命令。RISC: 即精簡指令系統計算機 存儲器帶寬 : 指單位時間內從存儲器進入信息的最大數量。中斷隱指令及功能：中斷隱指令是在機器指令系統中沒有的指令，它是 CPU在中斷周期內由硬件自動完成的一條指令， 其功能包括保護程序斷點、 尋找中斷服務 程序的入口地址、關中斷等功能。機器字長 ： CPU 能同時處理的數據位數時鐘周期 ： 節(jié)拍，時鐘頻率的倒數，機器基本操作的最小單位。向量地址：中斷方式中由硬件產生向量地址，可由向量地址找到入口地址。系統總線：是指CPU、主存、I/O （通過I/O

5、接口）各大部件之間的信息傳輸線。 按傳輸信息的不同，又分數據總線、地址總線和控制總線。機器指令：CPU能直接識別并執(zhí)行的指令，它的表現形式是二進制編碼。超流水線：是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內一個功能部件被使用多次。超標量：指在每個時鐘周期內可同時并發(fā)多條獨立指令，即以并行操作方式將兩 條或兩條以上指令編譯并執(zhí)行，在一個時鐘周期內需要多個功能部件。填空題1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們 是停止 CPU訪問主存、周期挪用和DMA和CPU交替訪問主存 。2. 個總線傳輸周期包括申請分配階段

6、、尋址階段、傳數階段和結束階段 四個階段。3. CPU采用同步控制方式時，控制器使用機器周期和節(jié)拍組成的多極時序系統。 4在組合邏輯控制器中，微操作控制信號由指令操作碼、時序和狀態(tài)條件決定。5. CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周期，它通常包 含若干個機器周期，而后者又包含若干個節(jié)拍。機器周期和節(jié)拍 組 成多級時序系統。6. I/O與主機交換信息的控制方式中， 程序查詢方式CPU和設備是串行工作的。DMA和程序中斷方式CPU和設備是并行工作的，前者傳送與主程序是并行 的，后者傳送和主機是串行的。7. I/O與主機交換信息的方式中，程序查詢方式和中斷方式都需通過程序實現 數據傳送

7、，其中程序查詢方式體現CPU與設備是串行工作的。8. 對于一條隱含尋址的算術運算指令，其指令字中不明確給出操作數的地址， 其中一個操作數通常隱含在 累加器中。9在總線的異步通信方式中，通信的雙方可以通過 不互鎖、半互鎖和 全互鎖 三 種類型聯絡。10. 在微程序控制器中，一條機器指令對應一個 微程序，若某機有38條機器指 令，通?？蓪?1個微程序。11. 完成一條指令一般分為 取指 周期和 執(zhí)行周期，前者完成取指令和分 析指令操作，后者完成執(zhí)行指令操作。12. 在寫操作時，對Cache與主存單元同時修改的方法稱作 寫直達法，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作回法。13

8、在小數定點機中，采用1位符號位，若寄存器內容為10000001當它分別表 示為原碼、補碼和反碼時，其對應的真值分別為 2、-1和-120/128 （均用十 進制表示）。14.指令尋址的基本方式有兩種，一種是 順序 尋址方式，其指令地址由 程序計數器 給出，另一種是 跳躍 尋址方式，其指令地址由 指令本身 給出15在一個有四個過程段的浮點加法器流水線中， 假設四個過程段的時間分別是Ti = 60ns、T2 = 50ns、T3 = 90ns、T4 = 80ns。則加法器流水線的時鐘周期至少為90ns如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間 為280ns16按序寫出多重中斷的中

9、斷服務程序包括 保護現場、開中斷、設備服務、 恢復現場 和中斷返回幾部分。17.變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址， 指令提供 偏移量；而在變址尋址中，變址寄存器提供 偏移量，指令提供 基地址。18影響流水線性能的因素主要反映在 訪存沖突和相關問題兩個方面。19利用輸出輸入指令進行輸入輸出操作的I/O編址方式為統一編址。20.主存一輔存和組成存儲系統的層次結構。選擇題1. 一條指令中包含的信息有。A .操作碼、控制碼；B.操作碼、向量地址；C.操作碼、地址碼。2. 在各種異步通信方式中， 度最快。A .全互鎖；B.半互鎖；C2.不互鎖。3. 個512KB的存儲器，

10、其地址線和數據線的總和是 。A. 17；B/ 19； C. 27。4. 在下列因素中，與Cache的命中率無關的是 。A. Cache塊的大??；B. Cache的容量；C.主存的存取時間。5. 在計數器定時查詢方式下，若計數從 0開始，則。A2.設備號小的優(yōu)先級高；B.每個設備使用總線的機會相等；C.設備號大的優(yōu)先級高。6. Cache的地址映象中，若主存中的任一塊均可映射到 Cache內的任一塊的位置上，稱作。A .直接映象；B2.全相聯映象；C.組相聯映象。7. 中斷服務程序的最后一條指令是 。A .轉移指令；B .出棧指令；C/ 中斷返回指令。8. 微指令操作控制字段的每一位代表一個控制

11、信號，這種微程序的控制（編碼）方式是。A .字段直接編碼；B2.直接編碼；C.混合編碼。9. 在取指令操作之后，程序計數器中存放的是 。A .當前指令的地址；B.程序中指令的數量；C2.下一條指令的地址。10以下敘述中正確的。A/ RISC機一定采用流水技術；B.采用流水技術的機器一定是 RISC機； C. CISC機一定不采用流水技術。11.在一地址格式的指令中，下列是正確的。A 僅有一個操作數，其地址由指令的地址碼提供；B2.可能有一個操作數，也可能有兩個操作數；C. 一定有兩個操作數，另一個是隱含的。 12在浮點機中，判斷原碼規(guī)格化形式的原則是 。A .尾數的符號位與第一數位不同；B2.

12、尾數的第一數位為 1數符任意； C.尾數的符號位與第一數位相同；D .階符與數符不同。13. I/O 采用不統一編址時，進行輸入輸出操作的指令是 。A .控制指令； B.訪存指令；C2.輸入輸出指令。14. 尋址便于處理數組問題。A .間接尋址；B.變址尋址；C.相對尋址。15. 超標量技術是 。A. 縮短原來流水線的處理器周期;B2.在每個時鐘周期內同時并發(fā)多條指令； C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。16以下敘述中 是錯誤的。A .取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B.所有指令的取指令操作都是相同的；C.在指令長度相同的情況下，所有指令的取

13、指操作都是相同的。 17I/O 與主機交換信息的方式中，中斷方式的特點是 。ACPU 與設備串行工作，傳送與主程序串行工作；BV. CPU與設備并行工作，傳送與主程序串行工作； CCPU 與設備并行工作，傳送與主程序并行工作。 18用戶與計算機通信的界面是 。A. CPU; BV.外圍設備；C.應用程序；D .系統程序。 19零地址運算指令在指令格式中不給出操作數地址，它的操作數來自 A.立即數和棧頂；B.暫存器；CV.棧頂和次棧頂；D .程序計數器自動加+1 20主機與設備傳送數據時，采用 ，主機與設備是串行工作的。AV.程序查詢方式；B.中斷方式；C. DMA方式；D .通道。 21計算機

14、中有關 ALU 的描述， 是正確的。A .只做算術運算，不做邏輯運算；B.只做加法； C.能存放運算結果；D V.以上答案都不對。 22所謂三總線結構的計算機是指 。A .地址線、數據線和控制線三組傳輸線。BV I/O 總線、主存總統和 DMA 總線三組傳輸線；CI/O 總線、主存總線和系統總線三組傳輸線； D .以上都不對。23集中式總線控制中， 方式對電路故障最敏感。AV.鏈式查詢；B.計數器定時查詢；C.獨立請求；D .總線式。 24以下敘述 是正確的。A. 外部設備一旦發(fā)出中斷請求，便立即得到 CPU的響應；B. 外部設備一旦發(fā)出中斷請求，CPU應立即響應；CV.中斷方式一般用于處理隨

15、機出現的服務請求；D .程序查詢用于鍵盤中斷。25下列 種說法有誤差。A .任何二進制整數都可用十進制表示；B .任何二進制小數都可用十進制表示；C. 任何十進制整數都可用二進制表示；D V.任何十進制小數都可用二進制表 示。26指令寄存器的位數取決于 。A.存儲器的容量；B.指令字長；C.機器字長；D .存儲字長。 27在控制器的控制方式中，機器周期內的時鐘周期個數可以不相同，這屬于 。AV.同步控制;B.異步控制；C.聯合控制；D .人工控制。28. CPU 中的譯碼器主要用于 。A. 地址譯碼；B2.指令譯碼；C.選擇多路數據至ALU ； D .數據譯碼。29. 直接尋址的無條件轉移指令

16、功能是將指令中的地址碼送入 。AV. PC； B .地址寄存器；C.累加器；D . ALU。30直接、間接、立即三種尋址方式指令的執(zhí)行速度， 由快至慢的排序是 A 直接、立即、間接； B 直接、間接、立即；CV.立即、直接、間接；D .立即、間接、直接。 31存放欲執(zhí)行指令的寄存器是 。AMAR； BPC； CMDR； DVIR。32在獨立請求方式下，若有 N 個設備，則 。A 有一個總線請求信號和一個總線響應信號；BV.有N個總線請求信號和N個總線響應信號；C.有一個總線請求信號和 N個總線響應信號；D .有N個總線請求信號和一個總線響應信號。33下述說法中 是正確的。A .半導體RAM信息

17、可讀可寫，且斷電后仍能保持記憶；B. 半導體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；CV.半導體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉時，所存信息 是不易失的。34DMA 訪問主存時，向 CPU 發(fā)出請求，獲得總線使用權時再進行訪存，這種 情況稱作 。A .停止CPU訪問主存；BV.周期挪用；C. DMA與CPU交替訪問；D . DMA 35計算機中表示地址時，采用 。A .原碼；B.補碼；C.反碼；D V.無符號數。 36采用變址尋址可擴大尋址范圍，且 。A .變址寄存器內容由用戶確定，在程序執(zhí)行過程中不可變；B. 變址寄存器內容由操作系統確定，在程序執(zhí)行過程中可

18、變； CV.變址寄存器內容由用戶確定，在程序執(zhí)行過程中可變；D .變址寄存器內容由操作系統確定，在程序執(zhí)行過程不中可變； 37由編譯程序將多條指令組合成一條指令，這種技術稱做 。A.超標量技術；B.超流水線技術；CV.超長指令字技術；D .超字長。 38微程序放在 中。A.存儲器控制器；BV.控制存儲器；C.主存儲器；D . Cache 39在 CPU 的寄存器中， 對用戶是完全透明的。A.程序計數器；BV.指令寄存器；C.狀態(tài)寄存器；D .通用寄存器。 40運算器由許多部件組成，其核心部分是 。A.數據總線；BV.算術邏輯運算單元；C.累加寄存器；D .多路開關。 41DMA 接口 。A .

19、可以用于主存與主存之間的數據交換；BV.內有中斷機制；C. 內有中斷機制，可以處理異常情況；D .內無中斷機制42CPU 響應中斷的時間是 。A.中斷源提出請求；B.取指周期結束；CV.執(zhí)行周期結束；D .間址周期結 束。43直接尋址的無條件轉移指令功能是將指令中的地址碼送入 。A / PC; B 地址寄存器；C 累加器；D . ALU。44 一個16KX 32位的存儲器，其地址線和數據線的總和是 。A. 48; BV. 46; C. 36; D. 32.45以下敘述中錯誤的是 。A .指令周期的第一個操作是取指令；B2.為了進行取指令操作，控制器需要得到相應的指令；C.取指令操作是控制器自動

20、進行的；D .指令第一字節(jié)含操作碼。46主存和 CPU 之間增加高速緩沖存儲器的目的是 。AV.解決CPU和主存之間的速度匹配問題；B.擴大主存容量；C. 既擴大主存容量，又提高了存取速度；D .擴大輔存容量。47以下敘述 是錯誤的。AV.個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；BDMA 和 CPU 必須分時使用總線；CDMA 的數據傳送不需 CPU 控制； DDMA 中有中斷機制。48可區(qū)分存儲單元中存放的是指令還是數據。A.存儲器；B.運算器；CV.控制器；D .用戶。49某計算機字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍 是 。A128K； BV64K

21、； C64KB； D128KB。50在整數定點機中，下述第 種說法是正確的。A.原碼和反碼不能表示-1,補碼可以表示-1; BV.三種機器數均可表示-1; C.三種機器數均可表示-1,且三種機器數的表示范圍相同；D .三種機器數均不可表示-1。51變址尋址方式中，操作數的有效地址是 。A.基址寄存器內容加上形式地址（位移量）；B.程序計數器內容加上形式地址； CV.變址寄存器內容加上形式地址；D .以上都不對。52向量中斷是 。A .外設提出中斷；B.由硬件形成中斷服務程序入口地址；CV.由硬件形成向 量地址，再由向量地址找到中斷服務程序入口地址D .以上都不對。53一個節(jié)拍信號的寬度是指 。

22、A.指令周期；B.機器周期；CV.時鐘周期；D .存儲周期。 54隱指令是指 。A .操作數隱含在操作碼中的指令；B.在一個機器周期里完成全部操作的指令； C.指令系統中已有的指令；D V.指令系統中沒有的指令。55DMA 方式。A .既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；BV.不能取代中斷方式；C.也能向CPU請求中斷處理數據傳送；D .內無中斷機制。 56在中斷周期中，由 將允許中斷觸發(fā)器置“ 0”。A .關中斷指令；B.機器指令；C.開中斷指令；D V.中斷隱指令。 57在單總線結構的 CPU 中，連接在總線上的多個部件 。A.某一時刻只有一個可以向總線發(fā)送數據，并且只有

23、一個可以從總線接收數據； BV.某一時刻只有一個可以向總線發(fā)送數據，但可以有多個同時從總線接收數 據；C.可以有多個同時向總線發(fā)送數據，并且可以有多個同時從總線接收數據；D 可以有多個同時向總線發(fā)送數據，但可以有一個同時從總線接收數據。 58在間址周期中，。A 所有指令的間址操作都是相同的；B. 凡是存儲器間接尋址的指令，它們的操作都是相同的；C2對于存儲器間接尋址或寄存器間接尋址的指令，它們的操作是不同的； D .以上都不對。59下述說法中 正確的。A. EPROM是可改寫的，因而也是隨機存儲器的一種；BV. EPROM是可改寫的，但它不能用作為隨機存儲器用；C. EPROM只能改寫一次，故

24、不能作為隨機存儲器用；D . EPROM是可改寫的，但它能用作為隨機存儲器用。60打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為 A .并行式打印機和串行式打印機；B.擊打式打印機和非擊打式打印機； CV.點陣式打印機和活字式打印機； D .激光打印機和噴墨打印機。簡答題1. 某機主存容量為4M X 16位，且存儲字長等于指令字長，若該機的指令系統 具備97種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址五種 尋址方式。(1) 畫出一地址指令格式并指出各字段的作用；(1) 一地址指令格式為OPMAOP操作碼字段，共7位，可反映120種操作;M尋址方式特征字段，共3位，可反映5種

25、尋址方式;A形式地址字段，共16 - 7 - 3 = 6位(1分)(2) 該指令直接尋址的最大范圍(十進制表示)； 直接尋址的最大范圍為26 = 64(3) 次間址的尋址范圍(十進制表示)；由于存儲字長為16位，故一次間址的尋址范圍為 216 = 65536(4) 相對尋址的位移量(十進制表示)。相對尋址的位移量為 -32 + 312. 控制器中常采用哪些控制方式，各有何特點？答：控制器常采用同步控制、異步控制和聯合控制。（ 1 分） 同步控制即微操作序列由基準時標系統控制， 每一個操作出現的時間與基準時標 保持一致。 異步控制不存在基準時標信號， 微操作的時序是由專用的應答線路控 制的，即控

26、制器發(fā)出某一個微操作控制信號后， 等待執(zhí)行部件完成該操作時所發(fā) 回的“回答”或“終了”信號， 再開始下一個微操作。 聯合控制是同步控制和異 步控制相結合的方式， 即大多數微操作在同步時序信號控制下進行， 而對那些時 間難以確定的微操作，如涉及到 I/O 操作，則采用異步控制。3指出零的表示是唯一形式的機器數， 并寫出其二進制代碼 （機器數字長自定） 。 答：補碼 0.0000000 移碼 1.0000000 4除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O 系統各自可采用什么方法提高機器速度，各舉一例簡要說明。答：存儲器：采用多體交叉存儲器 運算器：采用快速進位鏈 控制器：采用指令

27、流水 I/O 系統：采用 DMA 方式5總線通信控制有幾種方式，簡要說明各自的特點。答：同步通信：通信雙方由統一時標控制數據傳送 異步通信：采用應答方式通信。半同步通信：統一時鐘，可插入等待信號 分離式通信：都是主設備，充分發(fā)揮總線的有效占用。6以 I/O 設備的中斷處理過程為例，說明一次程序中斷的全過程。 答：一次程序中斷大致可分為五個階段。中斷請求 中斷判優(yōu) 中斷響應 中斷服務 中斷返回 7完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。答： 總線在完成一次傳輸周期時，可分為四個階段： 申請分配階段：由需要使用總線的主模塊（或主設備）提出申請，經總線仲裁機 構決定下一傳輸周期的總

28、線使用權授于某一申請者； 尋址階段： 取得了使用權的主模塊， 通過總線發(fā)出本次打算訪問的從模塊 （或從 設備）的存儲地址或設備地址及有關命令，啟動參與本次傳輸的從模塊； 傳數階段： 主模塊和從模塊進行數據交換， 數據由源模塊發(fā)出經數據總線流入目的模塊； 結束階段：主模塊的有關信息均從系統總線上撤除，讓出總線使用權。8除了采用高速芯片外， 從計算機的各個子系統的角度分析， 指出 6 種以上（含 6種）提高整機速度的措施。答：針對存儲器，采用高速芯片針對存儲器，可以采用Cache主存層次的設計和管理提高整機的速度； 針對存儲器，可以采用多體并行結構提高整機的速度； 針對控制器，可以通過指令流水設計

29、技術提高整機的速度； 針對控制器，可以通過超標量設計技術提高整機的速度； 針對運算器，可以對運算方法加以改進，如兩位乘，或用快速進位鏈； 針對I/O系統，可以運用DMA技術不中斷現行程序，提高CPU的效率。9CPU 包括哪幾個工作周期？每個工作周期的作用是什么。答：取指周期是為了取指令間址周期是為了取有效地址執(zhí)行周期是為了取操作數中斷周期是為了保存程序斷點10什么是指令周期、機器周期和時鐘周期？三者有何關系 ?答：指令周期是CPU取出并執(zhí)行一條指令所需的全部時間，即完成一條指令 的時間。機器周期是所有指令執(zhí)行過程中的一個基準時間， 通常以存取周期作為 機器周期。 時鐘周期是機器主頻的倒數， 也

30、可稱為節(jié)拍， 它是控制計算機操作的 最小單位時間。 一個指令周期包含若干個機器周期， 一個機器周期又包含若干個 時鐘周期， 每個指令周期內的機器周期數可以不等， 每個機器周期內的時鐘周期 數也可以不等。11.程序查詢方式和程序中斷方式都要由程序實現外圍設備的輸入 /輸出，它們有 何不同？答：程序查詢方式是用戶在程序中安排一段輸入輸出程序，它由 I/O 指令、 測試指令和轉移指令等組成。 CPU 一旦啟動 I/O 后，就進入這段程序，時刻查 詢 I/O 準備的情況，若未準備就緒就踏步等待；若準備就緒就實現傳送。在輸 入輸出的全部過程中， CPU 停止自身的操作。程序中斷方式雖也要用程序實現外部設

31、備的輸入、輸出，但它只是以中斷服 務程序的形式插入到用戶現行程序中。即 CPU 啟動 I/O 后，繼續(xù)自身的工作， 不必查詢 I/O 的狀態(tài)。而 I/O 被啟動后，便進入自身的準備階段，當其準備就緒時，向 CPU 提出中斷請求，此時若滿足條件， CPU 暫?，F行程序，轉入該設 備的中斷服務程序，在服務程序中實現數據的傳送。12什么是計算機的主頻，主頻和機器周期有什么關系？ .答：一臺機器時鐘信號的頻率即為主頻，主頻的倒數稱作時鐘周期，機器周期內包含若干 個時鐘周期。13. 馮諾依曼計算機的特點是什么？馮氏計算機的特點是：1 由運算器、控制器、存儲器、輸入設備、輸出設備五大部件組成；2 指令和數

32、據以同一形式（二進制形式）存于存儲器中；3 指令由操作碼、地址碼兩大部分組成；4 指令在存儲器中順序存放，通常自動順序取出執(zhí)行；5 以運算器為中心（原始馮氏機） 。14、指令和數據都存于存儲器中 ,計算機如何區(qū)分它們？ 計算機硬件主要通過不同的時間段來區(qū)分指令和數據， 即：取指周期（或取指微 程序）取出的既為指令，執(zhí)行周期（或相應微程序）取出的既為數據。另外也可通過地址來源區(qū)分，從 PC 指出的存儲單元取出的是指令，由指令 地址碼部分提供操作數地址15、什么是總線？總線傳輸有何特點？為了減輕總線負載， 總線上的部件應具備 什么特點？總線是多個部件共享的傳輸部件。 總線傳輸的特點是：某一時刻只能

33、有一路信息在總線上傳輸，即分時使用。 為了減輕總線負載，總線上的部件應通過三態(tài)驅動緩沖電路與總線連通。16、說明存取周期和存取時間的區(qū)別。存取周期和存取時間的主要區(qū)別是： 存取時間僅為完成一次操作的時間， 而存 取周期不僅包含操作時間，還包含操作后線路的恢復時間。即：存取周期 = 存取時間 + 恢復時間17. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。動態(tài)RAM靠電容存儲電荷原理存儲信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時間（2ms）內，將所存信息讀出再重新寫入（恢 復），這一過程稱作刷新，刷新是一行一行進行的，由CPU自動完成。18 I/O有哪些編址方式？各有何

34、特點？I/O的編址方式有獨立編址和統一編址兩種方式1獨立編址（專用的I/O端口編址）-存儲器和I/O端口在兩個獨立的地址空間中（1）優(yōu)點：I/O端口的地址碼較短，譯碼電路簡單，存儲器同I/O端口的操作指令 不同，程序比較清晰；存儲器和I/O端口的控制結構相互獨立，可以分別設計（2）缺點：需要有專用的I/O指令，程序設計的靈活性較差2. 統一編址（存儲器映像編址）-存儲器和I/O端口共用統一的地址空間，當一個 地址空間分配給I/O端口以后，存儲器就不能再占有這一部分的地址空間（1）優(yōu)點：不需要專用的I/O指令，任何對存儲器數據進行操作的指令都可用于I/O端口的數據操作，程序設計比較靈活；由于I/

35、O端口的地址空間是內存空間 的一部分，這樣，I/O端口的地址空間可大可小，從而使外設的數量幾乎不受限 制（2）缺點：I/O端口占用了內存空間的一部分，影響了系統的內存容量；訪問 I/O 端口也要同訪問內存一樣，由于內存地址較長，導致執(zhí)行時間增加19在什么條件下，I/O設備可以向CPU提出中斷請求？I/O設備向CPU提出中斷請求的條件是：I/O接口中的設備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0 （MASK=O），且CPU查詢中斷時，中斷請求觸發(fā)器 狀態(tài)為 1 （INTR=1 ）。20什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統中的一個部件，他起著開關中斷的作用（即 中

36、斷總開關，則中斷屏蔽觸發(fā)器可視為中斷的分開關）。21、（ 1）畫出主機框圖（要求畫到寄存器級）；(2)若存儲器容量為64KX 32位，指出圖中各寄存器的位數;ACCMQALUXIRMDRPCMAR3232323232321616(3)寫出組合邏輯控制器完成 STA X (X為主存地址)指令發(fā)出的全部微操 作命令及節(jié)拍安排。CPU控制單元控制器IRPC!存!儲I體：MDR! jMAR：主存儲體I/O T0PC MART1M(MAR) MDR(PC)+1 PCT2MDR IROP(IR)IDT0 Ad(IR) MAR1WT1AC MDRT2MDRM(MAR)22畫出DMA方式接口電路的基本組成框圖

37、，并說明其工作過程(以輸入設備 為例)。主DMA 控 制 邏 輯L -HRQip 4 斷 請kJ&id中HLDA 廠二WC1DARIDMA 復 口進由信號DACKDREQ j v |以數據輸入為例，具體操作如下：（4分） 從設備讀入一個字到 DMA的數據緩沖寄存器BR中，表示數據緩沖寄存器“滿”（如果I/O設備是面向字符的，則一次讀入一個字節(jié)，組裝成一個字）； 設備向DMA接口發(fā)請求（DREQ）； DMA接口向CPU申請總線控制權（HRQ）； CPU發(fā)回HLDA信號，表示允許將總線控制權交給 DMA接口； 將DMA主存地址寄存器中的主存地址送地址總線； 通知設備已被授予一個 DMA周期（DAC

38、K ），并為交換下一個字做準備； 將DMA數據緩沖寄存器的內容送數據總線； 命令存儲器作寫操作； 修改主存地址和字計數值； 判斷數據塊是否傳送結束，若未結束，則繼續(xù)傳送；若己結束，（字計數器溢出）， 則向CPU申請程序中斷，標志數據塊傳送結束。23已知接收到的海明碼為 01001011（摟按配偶原則配置），試問欲傳送的信息 是什么？24. 在DMA方式中有沒有中斷請求？為什么？25. 在中斷系統中I NTR、INT、EINT三個觸發(fā)器各有什么作用？計算題1 已知：A = H , B = 求：A+B補、A-B補16 16答：由 A =-11/16=-0.1011 , B =-7/16=-0.01

39、1得A補=1.0101, B補=1.1001 A+B補=A補=1.0101+B補=1.10011 0.1110丟掉兩操作數符號均為1,結果的符號為0,故為溢出。2、設機器數字長為8位（含一位符號位在內），若A = +10 , B = +28，求A-B 補并還原成真值。答：a = +10 = +0001010, B = +28 = +0011100 A補=0,000101Q B補=0,001110Q -B補=1,1100100則A-B補=A補 + -B補=0,0001010+1,11001001,1101110 A-B補=1,1101110 故 A-B = -0010010 = -183、 已知：兩浮點數 x = 0.01111X 210, y = 0.10111 伙 201求：x + y答：x、y在機器中以補碼表示為x補=00,10； 00.1111 y補=00,01； 00.101111 對階 j補jx補-jy補=即厶j = 1，表的階碼比x的階碼小1,因此將y的尾數向右移1位，階碼4、設某機主頻為8MHz,每個機器周期平均含2個時鐘周期，每條指令平均有 2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS ?若機