可編程邏輯器件原理及應用試驗試驗指導書要點

1、遼東學院自編教材可編程邏輯器件原理及應用實驗指導書李海成 編（計算機科學與技術、電子信息工程專業(yè)用）姓名：學號：班級：信息技術學院2013年6月目 錄 1.實驗一 MAX+PLUS-II 設計三八譯碼器 2.實驗二半加器 2.6.實驗三帶進位輸入的 8 位加法器 2.8實驗四數(shù)據(jù)比較器 3.0.實驗五編碼器 3.3.實驗六組合邏輯電路的設計 3.6實驗七計數(shù)器 3.9.實驗八觸發(fā)器功能的模擬實現(xiàn) 4.25實驗一 MAX+PLUS-II設計三八譯碼器實驗類型：驗證性實驗課時：2指導教師：李海成時間：201 年 月日課次：第 節(jié)教學周次：第周實驗分室：實驗臺號：實驗員：說明：本書將以實驗一為例詳細

2、介紹altera公司max+plusll 10.0版本軟件的基本應用，其它實驗將不再贅述。讀者在通過本實驗后將對max+plusll軟件及CPLD/FPGA的設計與應用有一個比較完整的概念和思路。此書因篇幅有限，僅僅介紹了max+plusII軟件的最基本、最常用的一些基本功能，相信讀者在熟練使用本軟件以后，你定會發(fā)現(xiàn)該軟件還有好多非常方便、快捷、靈活的設計技巧與開發(fā)功能。由于編者能力有限，不詳之處再所難免，我們希 望得到你的指正與包含。一、實驗目的：1、通過一個簡單的 3 - 8譯碼器的設計，讓學生掌握組合邏輯電路的設計方法。2、掌握組合邏輯電路的靜態(tài)測試方法。3、初步了解可編程器件設計的全過

3、程。實驗步驟：MaxplusII軟件的基本操作與應用（一）設計輸入：1、軟件的啟動：進入 Altera軟件包，打開MAX+plus II 10.0軟件，如圖1-1所示。圖：1-12、啟動File New菜單，彈出設計輸入選擇窗口，如下圖1-2所示?；螯c擊下圖1-3主菜單中的空白圖標D，進入新建文件狀態(tài)。圖： 1-2圖：1-33、選擇Graphic Editor File，單擊ok按鈕，打開原理圖編輯器，進入原理圖設計輸入 電路編輯狀態(tài)，如下圖1-4所示：圖：1-44、設計的輸入1）放置一個器件在原理圖上a. 在原理圖的空白處雙擊鼠標左鍵，出現(xiàn)窗口如圖 2-2 ;也可單擊鼠標右鍵，出現(xiàn)窗口如圖2

4、-1，選擇"Enter symbol. ”，出現(xiàn)窗口如圖2-2，進入器件選擇輸 入窗口。Syrij'bol .Enter TextText Siz«ForttLi ne S t/le圖2-1圖：2-2b. 在Symbol name "提示處（光標處）輸入元件名稱或用鼠標雙擊庫文件（在提示窗"Symbol Libraries "里的各個文件），在提示窗 Symbol Files "中雙擊元件或選中 元件按下OK即可將該器件放置到原理圖中。c. 如果安放相同元件，只要按住Ctrl鍵，同時用鼠標拖動該元件復制即可。d. 一個完整的電

5、路包括：輸入端口INPUT、電路元器件集合、輸出端口OUTPUT。e. 下圖2-3為3-8譯碼器元件安放結(jié)果。3-|g| X|fe A- n- v- 0=s 35輕 PW.IMAME：23lijr応匸:逅 PUJMAMEilliintirrT771> P啊.NAME卯VT . rPN_IMAME> P!N|_NIAME秤蝕 PINI_HAME 'FS' PtlJUME圈開制畫總臚暫雪窘蕊吩1因隣理育1®cata.®u+p.|®-'JQ4 03 日別圖：2-32）添加連線到器件的管腳上:把鼠標移到元件引腳附近，則鼠標光標自動由箭頭

6、變?yōu)槭?，按住鼠標右鍵拖動，即可畫出連線。3-8譯碼器原理圖如圖 2-4所示。r 11 HAI-l-plui II d： StaiEtS-tAitl 一 t«Ell gd.f Graphic Editar:% HJlI+plus II File EditSyBbol 蟲莓4 Btiliti«c Dpir-i Vj310 H»lp |呂IB昌£ iBlgJ 5電型應馬鈕凸虜囲凰撬殆風闔 帝遵葺怎I Anal3Mod''''：泅仰T PlN_NiME '沖問T " m PiN.NAME御T*i|T ” S F

7、IN_NEJET ” PlNjilAME堂口葉 I> PIN.NAWE1> PIN_NhHEi if HU*plu3 II - i: testtestl l“l(fā)L “F - <Jr右phi亡 Edi tor益 HAI*plns II EiX Edit 傑劇 Symbol Ass-ign Utilities Qj>li«nE 豈i血皿艸 B?lpDlilH.al汕口P| 22J囪 釦艮圃副曲洶®園擱ajo玉團翌團阿7圈爭躺1 畫建妙妙號牡為兇鈿2瞬1工:至:音 1Bjcttt 4.|(N»NkK + p.|t30®sn4i 3 e：

8、53圖：2-43 ）標記輸入/輸出端口屬性分別雙擊輸入端口的“ PIN-NAME ”，當變成黑色時，即可輸入標記符并回車確認；輸 出端口標記方法類似。本譯碼器的三輸入斷分別標記為：A B、C;其八輸出端分別為：D0D1、D2、D3 D4、D5 D6 d7。如下圖 2-5 所示。Arial idL蘭5葉丁朋IK.gdf Graphic Editor 、 叩訂T? . wet .MTM卻T4jJTfiAX-l-plus II £ile £di tSymbol "“邛 JJ-tilities Qpli-Diis 也葉1 Helpfl HJkI*plUE II - d：

9、t4EttfcStl - i啟D理IW TC加gQ-Jg| x| rJ P ZDO "> D1> D4> D5> D612d l也刪IJ影音.|Bleat a.| 債 fibdHp.圖：2-54）保存原理圖 單擊保存按鈕圖標，對于新建文件，出現(xiàn)類似文件管理器的圖框，請選擇保存路徑、文件名稱保存原理圖，原理圖的擴展名為.gdf，本實驗中取名為testl.gdf 。4）點擊 FileProjectset project to current file設置此項目為當前文件，如下圖2-6所示。注意，此操作在你打開幾個原有項目文件時尤為重要，否則容易出錯。二* HAI-

10、B-pl-ux Z JE'l*t. -hr*als it-iQp t e ans 3 n.d.cw y»lp鬼#wQptn.Fil«CHrl+I翌IWCtrl+JCirH-0Ctrl*MC<rl*S：DDD1IEri-ntPXizvt"r+Fi«r*rakyM*c«Wiz*rd F1u<-Itl Mui«；c：«tEHit MKX4-pLu.s IIA1A寺 JMQ.«£«>llL tEdit. Sywibl.Cr*«-i;* D«£

11、71;nlt "也Fal*KM DUoMl DM.-y D3 oam a a“WiT *D3DBD7Changes Hie projisd name ! the name ol lhe current Pin曰匚豪奸皓| .畫繆暫雪虜稠 jzdti山埋頊 |怎屯 |刨w|価2+.密冒PEaoaa云萸-圖：2-6此時在軟件窗口的頂層有路徑指示，見下圖2-7if -i MfcX+plus II - d:lgdsalteri-tfisttestltfisUuaP£ 3耳蠶翌理也AJf+pluE II Eik Edit Vie* gymbol Assign Utilities Op

12、tions Window D|色胡目k?心艮屈®冏砧園園蠹圖：2-7至此，你已完成了一個電路的原理圖設計輸入的整個過程。（二）電路的編譯與適配1、選擇芯片型號選擇當前項目文件欲設計實現(xiàn)的實際芯片進行編譯適配，點擊Assign'Device菜單選擇芯片，如下圖3-1對話窗所示。如果此時不選擇適配芯片的話，該軟件將自動把所有適合本 電路的芯片一一進行編譯適配，這將耗費你許多時間。該例程中我們選用CPLD芯片來實現(xiàn)，如用7000S系列的EPM7128SLC84-6芯片；同樣也可以用 FPGA芯片來實現(xiàn)，你只需 在下面的對話窗口中指出具體的芯片型號即可。圖：3-1注意：EPM7128

13、SLC84-15 和 EPF10K1084-4 不是快速芯片，要將提示窗“ Show Only FasterSpeed Grades前面的"V”去掉。2、編譯適配啟動MAX+plus II Compiler 菜單，或點擊主菜單下的快捷鍵c=-awStart開始編譯，并顯示編譯結(jié)果，生成下載文件。如果編譯時選擇的芯片是CPLD，則生成* ?pof文件；如果是FPGA芯片的話，則生成* ?sof文件，以備硬件下載編程時調(diào)用。同 時生成* ?rpt報告文件，可詳細查看編譯結(jié)果。如有錯誤待修改后再進行編譯適配，如下 圖3-2所示。注意，此時在主菜單欄里的Processing菜單下有許多編譯時

14、的選項，視實際情況選擇設置。Compiler Netli&tExtractorDatabas eBuilderLogicSynlfie&izerII| PartitionerFitterStop 圖：3-2如果說你設計的電路順利地通過了編譯， 在電路不復雜的情況下，就可以對芯片進行編 程下載，直到設計的硬件實現(xiàn)，至此你已經(jīng)完成了一個 EDA的設計與實現(xiàn)的整個過程。如 果你的電路有足夠的復雜，那么其仿真就顯得非常必要。（三）電路仿真與時序分析Maxplusll教學版軟件支持電路的功能仿真（或稱前仿真）和時序分析（或稱后仿真）。 眾所周知，開發(fā)人員在進行電路設計時，非常希望有比較先

15、進的高效的仿真工具出現(xiàn)，這將為你的設計過程節(jié)約很多時間和成本。由于EDA工具的出現(xiàn)，和它所提供的強大的（在線）仿真功能迅速地得到了電子工程設計人員的青睞，這也是當今EDA（ CPLD/FPGA技術非?；鸨┑脑蛑?。下面就M axplusll軟件的仿真功能的基本應用在本實驗中作一初步介紹， 在以后的實驗例程中將不在一一介紹。首先我們介紹功能仿真，即前仿真。（一）、編譯選擇a. 選擇 MAX+plus II Compiler 菜單，進入編譯功能。b. 此時主菜單已改變?nèi)缦聢D3-3。點擊主菜單 “Processing ” , "Functional SNF Extractor如下圖3-3

16、。圖3-3c.此時編譯窗口改變?nèi)缦聢D3-4。這時下一步做的仿真是功能仿真。hi H IIAI+plus II - d： Me.dsaltfer 4-ivtesll.te：stliflAX+plus II File Precessing Interfaces Assign 匠tions WindowCompilerCompilerDatabaseFunctiorNctliistBuilderSNrExtractorExtracioMorStart |圖3-4二）添加仿真激勵信號波形1、啟動MWavefrom editor菜單，進入波形編輯窗口，如下圖3-5所示。圖：3 52、將鼠標移至空白處并單

17、擊右鍵，出現(xiàn)如下圖3 -6所示對話窗口。圖：3 63、選擇E nter nodes from snf選項并按左鍵確認，出現(xiàn)下圖37所示對話筐,單擊U數(shù)和它 按鈕，選擇欲仿真的I/O管腳。200:StestVtestl Vn.1TA3EII Pile Edit 五“肛 胃|主到Ref:|D.O 陽Infierval:71.4nsName:Value：?-En ttr Kodea Er An S)ITNodeGioML |Aycildble Nodes k Gigpw.eleded Ncde$ & QrouptI Ipernu.CD16 1)DWDG (0)笙I* pretsarve Er

18、astng Nodes 廠 Sb&fl AH Nodi& SjinonymsType回 Inpuis廠 Begi$ie*edP ulpUlf廠 匚arnbinalarialCaned丄J圏幵雄1畫鑼型號色爲與也獨&Jcal4.應.IlflpMMf+plus I30 JQ®E3 舊 42For Help on Ihis dialog box. press F1圖3 74、單擊OK按鈕，列出仿真電路的輸入、輸出管腳圖，如下圖3 電路中，3 8譯碼器的輸出為灰色，表示未仿真前其輸出是未知的。8所示。在本14圖：3 85、調(diào)整管腳順序，符合常規(guī)習慣，調(diào)整時只需選中某一

19、管腳（如）并按住鼠標左鍵拖止相應位置即可完成。如圖3-9所示。II - d：- (Tnli lled3 - Wave form Editor話 BAIplus II Eile £dit Kit* Mode Assi cn Utilities Qpticits landov Help WO倒遇J蹙回三 孕 鳥風岳園出恭 園凰鑫 阿麗倍Ref 隔me：8 12 3 4 5 6 7DDDDDEftD 三三三 昇 怎Al駕52TxAName:Time: |b.Orrtf" CJ®竺J1畫醪射曹忍礬 孚也也|題kmII棘耐切-©沁94 I型未擁I |0H®

20、;E! 20-15圖：3-96、準備為電路輸入端口添加激勵波形，如下圖3-10所示。選中欲添加信號的管腳，窗口左邊的信號源即刻變成可操作狀態(tài)，如箭頭和圓括弧所示。根據(jù)實際電路要求選擇信號源種類，在本電路中我們選擇時鐘信號就可以滿足仿真要求。ii H VIAItplus II - J： testtestl Unii lie Waveform Editor”豈 HAlplus II File Edi t 藝i“ KocLe Assitpi Utilitiss Optx«ns Yandow Help H.g|別取G J21回型星屋園星囲 囲凰羯 a£Q玄團莖國圈列閔Inlerva

21、l: D.Ons100卩他網(wǎng)剜1畫鑼舉呼色券夕也磴&C414. . . . |(0&liax*p逹耒命C ' - Q00I 20: LB圖：3 107、選擇仿真時間：視電路實際要求確定仿真時間長短， 如下圖3-9所示。在當前主菜單“File ” 的下拉菜單中選中“ End Time” ,出現(xiàn)如圖3-11中箭頭所指的窗口，在提示窗“ Time”中輸 入仿真結(jié)束時間，即可修改仿真時間。 在本實驗中，我們選擇軟件的默認時間 1us就能觀察 到3-8譯碼器的8個輸出狀態(tài)。圖：3-11&為A B、C三輸入端口添加信號：先選中 A輸入端“離”，然后再點擊窗口左側(cè)的時鐘信號源

22、圖標胡”添加激勵波形，出現(xiàn)下圖3-12對話窗口。Interval.匚iu 善100.OneEnd:.OiusSlarl |匚|.。門占I島A茨ValueBC0DO冥DIX-D2XD3X-D4XD5X-O* XXD7XName:0ATe. 1.0L1SClock EoriodOKClockCori匚創(chuàng)Huliplieid Bjr pIntHv-al. O-OritStalling Value: | 回|利門圖：3-129、在本例程中，我們選擇初始電平為“0”時鐘周期倍數(shù)為“ 1”（時鐘周期倍數(shù)只能為 1的整數(shù)倍）并按 OK確認。經(jīng)上述操作我們已為 A輸入端添加完激勵信號，點擊全屏顯示如 下圖3-

23、13所示。SI xl6 flAl+pl-as II Eilo： Edit £i* 恥!1 之 斗壬in Utilities Qpticns liiLdoifii HJLX*ji>1ue II 一 d:tl - Uiit it llad2 WwforrTi Edi tor J宙|巳到£旳1刊產(chǎn)刺血|星爾|疊闔 闔El羯 團團團 彎期鼻I劃開I附 炙IfeAT»m# |152 O'H*| ln"g| |1疑.|口皿Name:ABCValue: a r oO.Ons 口 100.0ns 200.0ns LJ'-3DD.0ns40a.0na

24、 500.0ns SDO.Dns 700.0na 900jijdQns 9D0.Dns 1.CEIBOH0 12 3 4 6 6 7 D D D J D 口 D EHi豪幵刪 圃傷鞍穹蟲建凹II晡咗r區(qū)未酢.1曲未飾.I 與 0 窈 PE3I3 E3.E9圖：3-1310、根據(jù)電路要求編輯另外兩路輸入端口的激勵信號波形，在本實驗中，3 8譯碼器的A、E、C三路信號的頻率分別為1、2、4倍關系，其譯碼輸出順序就符合我們的觀察宜習慣。按上述方法為 B C兩路端口添加波形后單擊左邊全屏顯示圖標“理二寶”三路激勵信號的編輯結(jié)果為下圖 3-14所示。| 怎 Ref |0.0陸A3 NmmmVlJCE骨p

25、lus II Fila EditHod.6 Assign Utiliti«£ Opticue ViiLdo HaIpti |iII - J；-i tledfi -胃mjfmnn Edi三三DOD1D2D3D4D5D6D7調(diào)芳始| J畫緒蚪號總驗魚|阪叫£Sna.El 1助耒命.1SQ®E3圖：3-1411、保存激勵信號編輯結(jié)果：使用File'Save 或關閉當前波形編輯窗口時均出現(xiàn)下圖3-15對話筐，注意此時的文件名稱不要隨意改動，單擊0K按鈕保存激勵信號波形。11 NAltltll II File孚"肛"蟲w訃 Ul il

26、i I i.上宀i川匸叔葉圧1丄口違O目 匚|已 K? 魚晝區(qū)冋型型&J.E紐屈曲劃哼勰逞益盹訂空 圖：3-16鳥 iRef|Q3s劃5InlervalD OnssfelMzBCDO-O D ID2D3D4-O D5D6D7；中 | 中 I Tim. |GChdFor Help on< Qhis dialog bo)c press F1i曲弁甜w|趙 鬥f 型 總 $ r/) £1暫"Id 4OS - til i-ri?3.u£ I CJIfrlflikXpltLs 11 - d: St#. 牛閑 22 47I1圖：3-15三）電路仿真1、打開 Ma

27、xplusll'Simulator 窗口，如下圖3-16所示。菜單，或點擊主菜單下的快捷鍵丄J ,彈出仿真對話WindowC II X ITiminc ItnAlyzroiLfTOLn爭 mulcLtoorEr ocr qjti cr|c5 54l£ FrocessorgUTALrrH l “ -at ehy D i spl A.y Gtraphi c Edk tor Symbol E.di I or Tsxt Edi torY-nvftf orai E-dli tor £1oorplah Edi tdr ctrnpilftirHAK+plus HI Fil a E

28、di t Vi aw Sjahol As = i tl Utili li>* MiC+iplui： IT 二 4'AHW act v>t 1 二 Ct «vl >三 Grjahiu EdsSimulation Im put; lesllSimulution Tiin: 0.0n»Slart TJme: |u.UinE 廠 Use Device 廠 Sclup/HoHd 廠 Check Outnijits0100SianEi'seSlflpOpen SCF |az>3Z>MI iOpens the1 Simuleitor wind

29、ow or briings it*ci ihe to reg r 口 unci調(diào)刑利1畫la越耳浮3 I 甩Q亦匚 一 ih. |刑腫>1觀卄1化 理 d；汽1 呻2、確定仿真時間，End Time為“ 1”的整數(shù)倍。注意：如果在添加激勵信號的時未設置結(jié) 束時間的話，此時在仿真窗口中就不能修改End Time參數(shù)。在該例程中，我們使用的是默認時間，單擊 Start開始仿真，如有出錯報告，請查找原因，一般是激勵信號添加有誤。本 電路仿真結(jié)果報告中無錯誤、無警告，如下圖 3-17所示。hmpiL誑口NJlX-+p-1-us. U 一NJdi+plua 11D CllVilJtQ/UbaSta

30、rt Time： O-On-s11 .OusEnd Tiiinie：廠'OscillatiDnO.Oitibrim口limine廠 JJsc Device 廠 Sctup/Haild 廠 theuk OulpulsFrflj ecl sarvuilaitiGn w«x xocc«3-5fail Ckrcuk I stftbilizftd '=C«. Oeis SlhuIh.I b3i and*t 1 .5 G h-qX i gn co-Ti'r ' IQQK0 errors-0 wuruiiiics.Slmiutallon Inpj

31、u4： Hestl .setSimulation Time： I .Ousnn自|Ml 1必1昭區(qū)矗凹晶tl. 0if -jrtkph-i-c Edi廠 GlitchO.Oub瑩樂J丨圃醪E弩塑曲字E盤 |也=心血-Nis“f. Ii.mbd畑it - Eg, 3®OOQH3 ee：5i圖：3-173、觀察電路仿真結(jié)果，請單擊激勵輸出波形文件Open SCF圖標,如下圖3-18所示。圖：3-184、上圖可見，我們所設計的3-8譯碼器順利地通過了仿真，設計完全正確。至此功能仿真結(jié)束。下面我們介紹時序仿真。（一）、選擇編譯1. 選擇 MAX+plus II Compiler 菜單，進入編

32、譯功能。2. 此時主菜單已改變?nèi)缦聢D3-19。點擊主菜單"Processing”下拉菜單中"TimingSNF Extractor”，編譯窗口便改變?nèi)缦聢D3-19。*帝 M殆（+plxL弓 J工-d : VI gdsValtera-ivtestlInterfaces Kssi gji Opticas W indm 上皂 IpJ0CompiierQesi gn HUoictcii"D«si gn lilo-et<j：r Settings.Compiler Netlist Extra cto rFvina li c-al SNF Ex tin 

33、3; 11* Tirniiig SB? Ek tr m i QjptiBize Timing SNF Linked SOT ExtractorPartilionerFitterrimmqSNFExira ctorG血丁lit JQWL IDO Fil«Smart RecompileT-otal ReeampileFr ts e： AU Ho de tTwie SyTLazhyisMM圖 3-19編譯完成后，下一步所做的仿真既是時序仿真。（二）、時序仿真1.打開Maxplusll'Simulator 菜單，彈出其對話窗口， 如下圖3-20所示。點擊“Start 開始時序仿真。圖

34、 3-202. 觀察電路仿真結(jié)果，請單擊激勵輸出波形文件°Pen SCF圖標,如下圖3-21。t # MAX+plus IT - d： MgdEaltera-i v.teEtlteEtl - testl. scf - lave form Edi tor弐 HAX+plus 口 raFile Edit View Ho de Assi gn Utili ties Options Window Help星圖直iiitfi圍園塞s副魁賽理圍騙VA 克一Rd; 215.2nsInterval; |5,2ns215.2nsName.-l» 069 D42 D3P D2-L DO100.

35、0ns200.0n19300.0ns1OT.Ons1EE Time- |0 Qus圖 3-21在空白出單擊鼠標坐鍵，出現(xiàn)測量標尺，然后將標尺拖至欲測量15.2 個仔細觀查電路的時序，的地方，查看延時情況從上圖可以看到，我們這個電路在實際工作時，激勵輸出有 ns的延遲時間。至此，你以完成和掌握了電路的仿真功能。在有的電路仿真時，可能需要修改仿真步長，在主菜單“Options ”下拉菜單中選中“Grid Size ” ,如下圖 3-22。*r fi NAX+plus II d： lrdEValt«r*-ivtttEiltestl testl. scf Vaaform Edi tor.MA

36、X+plus II File Elit Yie* 帥在 Assign UtilitiesRef |lCO.DnsName:ValueWOu呂出現(xiàn)如下圖 確認。0100.0n1 OnsHindwDptl 9D5t cH* Time: |如0侶圖 3-223-23窗口，在提示窗“Grid Size對應的光標行修改數(shù)據(jù)，然后點擊“OK ”3-24，用鼠標點住圖 3-23在時序仿真的過程中，也可能需要對激勵波形反復做修改，如下圖某一處波形拖動，出現(xiàn)黑色的條，即被選中。此時可通過選擇主窗口左邊的波形鍵選擇高低 電平，如圖3-25。圖 3-24圖 3-25當您想直接打開一個已經(jīng)編輯好的文件時，可用主菜單“

37、File下拉菜單中的“Open項，或使用主菜單下的快捷鍵如下圖3-26。圖 3-26會出現(xiàn)以下“ Open”窗口，如圖 3-27。在“Drives提示窗中可選擇驅(qū)動器名稱，在Directories提示窗中可選擇文件路徑,如圖中，雙擊“二二=”，可返回到一 I目錄下，打開它里面的所有文件。雙擊，即可返回到D盤根目錄下二-。在提示窗“Show in Files List中選擇文件類型，如.gdf、.tdf、.vhd等，或可顯示所有文件。在提示窗"Files中選擇要打開的文件，該文件名稱會出現(xiàn)在"File Name提示窗中。點擊"OK”鍵確認，即可打開該文件。當您打開一

38、個現(xiàn)有的文件后，若要編譯該文件，切記要指定路徑和元器件。指定路徑可用前面講過的方法，在主菜單“File ”的下拉菜單“ Project”中選擇“ Set擇“ Name”,或點擊快捷鍵Project to Current File ”。也可采用如下方法，在主菜單“File”的下拉菜單"Project”中選 出現(xiàn)如圖3-28的窗口。在此窗口中確定工程文件的路徑和名稱。指定工程文件路徑后，可在軟件窗口的頂層有提示。如圖3-29。圖 3-27圖 3-28M MAIfpluz II Nlana官曲-d： lgdsiLtera-iMAX+plus II File Assign Options H

39、elp（四）、管腳的重新分配與定位：啟動 MAX+plus II FloorplanEditor菜單命令,（或按快捷圖標）出現(xiàn)如圖4-1圖 3-29所示的芯片管腳自動分配畫面（讀者可在芯片的空白處試著雙擊鼠標左鍵，你能發(fā)現(xiàn)這樣操作可在芯片如圖4-1和芯片內(nèi)部之間如圖 4-2進行切換，可觀察芯片內(nèi)部的邏輯塊等）。.日1 x|ri ；i HJLX+plus II d:tl ® QLa.eI ConpilAiti«ih Suije«££fLLj) Floorplajl Editor怡 |JlX*plu.E II Eil*1 置i* Ldyoulyti

40、liti«£ >Qp11 atle 力血亙塚 ”心滬口1呂回呂|EUSaTChip|lesll (EPM71 E6SLC6-6)CokM1 lJna¥*igne：d Unrouted園<110Nod&fi：芯口 Device-Wide<nane>.1.1s.Q=EL=11-xd-ssfi93a:sitfzsn5 1SelR-ctir-d Nu"dc(x) £： Firt(iJ:N oinax xiqinableA|_ 12(UCCIO)h13iliO, TDI)|_ 14HiO) l_ 1511漁幵船畫繆畑號圧転

41、 （53| |輕毗1丄皿11間AK+pILuy IT.甘耒命號-迺團 J i!30E®：E3 £2：24圖：4-1Floorplan Editor顯示的是該設計項目的管腳分配圖。這是由軟件自動分配的。用戶可隨意改變管腳分配，以方便與你的外設電路進行匹配。管腳編輯過程如下：1、按下窗口左邊的手動分配圖標旨，所有管腳將會出現(xiàn)在 Una薛ignEdNcjd昵窗口，如下圖4-3中箭頭所示。2、用鼠標按住某輸入/輸出端口，并拖到下面芯片的某一管腳上，松開鼠標左鍵，便可完成一個管腳的重新分配（讀者可試著在管腳之間相互拖拽，你會覺得非 常方便）。注意：芯片上有一些特定功能的管腳，如時鐘端

42、，清零端等，進行管 腳編輯時一定要注意，一般管腳都放置在I/O 口。另外，在芯片器件選擇中，如果選的是Auto，則不允許對管腳再進行手工分配。當你對管腳進行二次調(diào)整 以后，一定要再編譯一次，否則程序下載以后，其管腳功能還是為當初的自動 分配狀態(tài)。3、可選用自動分配方式，點擊軟件窗口左側(cè)圖標，管腳會自動分配到器件的各個管腳。分配完成后請注意重新編譯。用自動分配后，如果要修改，則要手工分配，點手工分配，所有的管腳重新回到"Un assig ned Nodes & ”窗口中。然后再一個一個的把管腳分配在器件上。ii yi fflMftplui II - dl:訂 ds dL I e

43、r a-iles 11 t estl - IjC'urr tai punents) -Edit«rISWTtplus 口 £ile £dkl Vi-ew Layout Assign Utilities QjH冷皿 tindw Hslp IfiTklD. 3 lri|倒 上 凹刮 口 旦 魚晝晝I蠱劃胡 圍圍創(chuàng) g|ggl列 團匿WMTl亙倒勘(EPM712BSLC84-15)Chip Name: |test1Color LegendI_I Unassign&d UnroutedH-! PAiallel EMpandeit口 DcviGc-Widfe

44、 Fon-OuftSeleeited Nodes b Pinsz <none>i£zn 川的口scI_I Local LAB Fark-OulJ叭Un«333»gjncd Nod« IAoDo船E>匚1o.TDOoo參融lj臨爲創(chuàng)1Jj測覽-日曲町融導書1酚第三郃并 趣齢.11 - d Jig .鑿向圍11 15圖4-2ii HAI'l'pl'iiE II d： tiEittstl tJCtLrrAXi.it Ax.xigiMTi4-Jit£) Florplut Eda tor乜 B.AX*plU5 I

45、I file £di t JJie* 丹譏Utilities QplWn弓 也mdow Help厲id馬I屈陀i崗 竇必禺房昂曲曲角 壽踴晅則哼Chic>I6$I1 (EPM7128SLC84-6) Una;s-3：iqned UnrouEed口 Device-Wide Fan-Oul】Non»s4QnaUccnoriG>OWJIZ(VCCIO)H(IO TDijn14E-in*§47snSrSAsfwaa-nsolemninsnsn(|>O> 匚（五）、器件的下載編程與硬件實現(xiàn)一）實驗箱電路板上的連線用三位撥碼開關提供三位譯碼器的輸入信號

46、，將A、B、C對應的管腳與三個撥碼開關相連；用LED燈來表示譯碼器的輸出，將D0.d7對應的管腳分別與8只LED等相連。A B C LEDO LED1 LED2 LED3LED4LED5 LED6 LED70 0 0亮滅滅滅滅滅滅滅1 0 0滅亮滅滅滅滅滅滅0 1 0滅滅亮滅滅滅滅滅1 1 0滅滅滅亮滅滅滅滅0 0 1滅滅滅滅亮滅滅滅1 0 1滅滅滅滅滅亮滅滅0 1 1滅滅滅滅滅滅亮滅1 1 1滅滅滅滅滅滅滅亮二）器件的編程下載，如果是第一次啟用的話， 將出現(xiàn)如圖5-1所示的對話框，請你填寫硬件類型，在"Hardware Type”提示窗中選擇“byteblaster”，在“ Par

47、allel Port ”提示窗出現(xiàn)“ Lpt1:0x378 ”拼按下0K確認即可。如圖 5-2。1、啟動 MAX+plus II Programmer菜單或點擊快捷圖標TJ.酬%3疔 I 可 XIProgramVerifySlop |For Hslp onrlhis dialog bo)c press Fl血c - Ws craso-f.H Fil<i_nr-L! - HAI*plus II - dl：yi* test L e<LE - Gr apki c Edi tor2JJ廠 Security Bit23：圖：5-1圖5-22、選中主菜單下的 JTAG Multi-Device

48、 JTAG Chain 菜單項（第一次起用可能回出現(xiàn)問 話筐，視實際情況回答確認）。3、 啟動 JTAG Multi-Device JTAG Cha in Setup 菜單項，如圖 5-3 所示。圖：5-34、點擊"Select Programming File”按鈕，選擇要下載的.Pof文件（CPLD器件的下載文件后綴是.Pof , FPGA器件的下載文件后綴是.sof ）。然后按 Add加到文件列 表中，如圖5-3所示。如果不是當前要下載編程的文件的話，請使用Delete將其刪除。Nulti-Deice JTAG Chain SetupDevice Name:Programmin

49、g File Name：|EPM7123S節(jié) IJ TAG Device Albributes.|d：Mesttest1 pofSelect Programming File.Device Names:Programmirg File Names:EPM712SS如不能正確下載可點擊測試,查找原因Delete AlList contains 1 devices with loteinstruction register llength oJ 10J TAG Chain FileUse HladwaeHardware ha not been ued b> detect J TAG chai

50、n informationSave JCF.Detect J TAG Chain Info圖：5-45、選擇完下載文件以后，單擊OK確定，出現(xiàn)下圖5-5的下載編程界面。圖：5-56、 單擊Program按鈕，進行下載編程（如是FPGA芯片，請點擊 Con figure ），如不能正確下載，請點擊如圖5-4的Detect jtag chain info按鈕進行JTAG測試，查找原因，直至完成下載，最后按 OK退出。至此，你已經(jīng)完成了可編程器件的從設計到下載實現(xiàn)的整個 過程。7、結(jié)合電路功能，觀察設計實現(xiàn)的正確結(jié)果。說明：通過對本實驗的學習，相信讀者對Maxplusll軟件已經(jīng)有了一定的認識，同樣

51、對CPLD/FPGA可編程器件的整個設計過程有了一個完整的概念和思路。當然本書因篇幅和編者 水平有限，其軟件的其它應用不能一一在此介紹，有關內(nèi)容請參考相關教材及書物。附：用硬件描述語言完成譯碼器的設計:(1 )、生成設計項目文件。(2)、啟動File New 菜單命令，如圖1.10:圖 1.10(3) 、選擇 Text Editor file ，點擊 OK(4) 、鍵入程序如下：SUBDESIGN test1(a,b,c:INPUT; d0,d1,d2,d3,d4,d5,d6,d7: OUTPUT;)BEGINCASE (c,b,a) ISWHEN 0 => d7.0=1;WHEN 1 => d7.0=2;WHEN 2 => d7.0=4;WHEN 3 => d7.0=8;WHEN 4 => d7.0=16;WHEN 5 => d7.0=32;WHEN 6 => d7.0=64;WHEN OTHERS => d7.0=128;END CASE;END;(4)、保存為.tdf文件，然后進行編譯適配即可。其它操作都與原理圖設計輸入相同。實驗成績項目及比例實驗操作(30%)報告書寫(70%)得分成績合計教師簽字：批改日期：實驗二半加器實驗類型：驗證性