計(jì)算機(jī)組成原理期末習(xí)題集及答案

1、本科生期末試卷一一.選擇題(每小題1分,共10分1.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_。A RAM存貯器B ROM存貯器C 主存貯器D 主存貯器和外存貯器2.某機(jī)字長(zhǎng)32位,其中1位符號(hào)位,31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示,則最大正小數(shù)為_(kāi)。A +(1 2-32B +(1 2-31C 2-32D 2-313.算術(shù)/ 邏輯運(yùn)算單元74181ALU可完成_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D 4位乘法運(yùn)算和除法運(yùn)算功能4.存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字

2、節(jié)的所有存貯元集合;5.相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式B 堆棧方式C 內(nèi)容指定方式D 地址方式與堆棧方式6.變址尋址方式中,操作數(shù)的有效地址等于_。A 基值寄存器內(nèi)容加上形式地址(位移量B 堆棧指示器內(nèi)容加上形式地址(位移量C 變址寄存器內(nèi)容加上形式地址(位移量D 程序記數(shù)器內(nèi)容加上形式地址(位移量7.以下敘述中正確描述的句子是:_。A 同一個(gè)CPU周期中,可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中,不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中,可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中,不可以并行執(zhí)行的微操作叫相斥性微操作8.計(jì)算機(jī)使

3、用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化,同時(shí)_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9.帶有處理器的設(shè)備一般稱為_(kāi)設(shè)備。A 智能化B 交互式C 遠(yuǎn)程通信D 過(guò)程控制10.某中斷系統(tǒng)中,每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次,中斷處理程序接收取樣的數(shù)據(jù),并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面,緩沖區(qū)內(nèi)每存儲(chǔ)N 個(gè)數(shù)據(jù),主程序就將其取出進(jìn)行處理,這種處理需要Y秒,因此該系統(tǒng)可以跟蹤到每秒_次中斷請(qǐng)求。A.N / (NX + YB. N / (X + YN C .min1 / X ,1 / Y D. max1 / X ,1 / Y

4、二.填空題(每小題3分,共24分C._操作。3.閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A._能力,為現(xiàn)有的B._體系結(jié)構(gòu)帶來(lái)巨大變化,因此作為C._用于便攜式電腦中。行速度快。性、C ._等一系列優(yōu)點(diǎn)。7.顯示適配器作為CRT和CPU的接口,由A. _存儲(chǔ)器,B. _控制器,C. _三部分組成。8.DMA技術(shù)的出現(xiàn)使得A. _可通過(guò)B. _直接訪問(wèn)C. _。三.應(yīng)用題1.(11分設(shè)機(jī)器字長(zhǎng)32位,定點(diǎn)表示,尾數(shù)31位,數(shù)符1位,問(wèn):(1定點(diǎn)原碼整數(shù)表示時(shí),最大正數(shù)是多少?最大負(fù)數(shù)是多少?(2定點(diǎn)原碼小數(shù)表示時(shí),最大正數(shù)是多少?最大負(fù)數(shù)是多少?2.(11分設(shè)存儲(chǔ)器容量為32字,字長(zhǎng)64位,模

5、塊數(shù)m = 4,分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位,總線周期= 50ns .問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?3.(11分指令格式如下所示,OP為操作碼字段,試分析指令格式特點(diǎn)。 4.(11分已知某機(jī)采用微程序控制方式,其存儲(chǔ)器容量為512×48(位,微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移,可控制微程序的條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式,如圖所示: (1微指令中的三個(gè)字段分別應(yīng)多少位?(2畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。5.(11分畫出PCI總線結(jié)構(gòu)圖,說(shuō)明三種橋的功能。6.(11分某機(jī)用于生產(chǎn)

6、過(guò)程中的溫度數(shù)據(jù)采集,每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè),比較器一個(gè),能與給定范圍比較,可發(fā)出“溫度過(guò)低”或“溫度過(guò)高”的信號(hào),如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址,四個(gè)采集器公用一個(gè)設(shè)備碼,共用一個(gè)接口,允許采用兩種方式訪問(wèn):(1 定期巡回檢測(cè)方式,主機(jī)可編程指定訪問(wèn)該設(shè)備中的某一采集器。(2 中斷方式,當(dāng)采集溫度比給定范圍過(guò)底或過(guò)高時(shí)能提出隨機(jī)中斷請(qǐng)求,主機(jī)應(yīng)能判別是哪一個(gè)采集器請(qǐng)求,是溫度過(guò)低或過(guò)高。請(qǐng)擬定該接口中有哪些主要部件(不要求畫出完整的連線圖,并概略說(shuō)明在兩種方式下的工作原理。 圖B1.1本科生期末試卷一答案一. 選擇題1. D2. B3. C4. B5. C6. C7.

7、A 、D8. C9. A 10. A二. 填空題1. A.程序 B.地址 C.馮·諾依曼2. A.浮點(diǎn) B.指數(shù) C.對(duì)階3. A. 瞬時(shí)啟動(dòng) B.存儲(chǔ)器 C.固態(tài)盤4. A.物理 B.RR C.RS5. A.軟件 B.操作控制 C.靈活性6. A.總線帶寬 B.傳輸速率 C.264MB / S7. A.刷新 B.顯示 C.ROM BIOS8. A.外圍設(shè)備 B.DMA 控制器 C.內(nèi)存三. 應(yīng)用題1. 解:(1 數(shù)值 = (231 110 最大負(fù)數(shù): 數(shù)值 = -(2 110(2定點(diǎn)原碼小數(shù)表示:最大正數(shù)值 = (1 2-31 10最大負(fù)數(shù)值 = -(1 2-31 102. 解:信

8、息總量: q = 64位 ×4 =256位順序存儲(chǔ)器和交叉存儲(chǔ)器讀出4個(gè)字的時(shí)間分別是:t2 = m T = 4×200ns =8×107 (st1 = T + (m 1= 200 + 3×50 = 3.5 ×107 (s順序存儲(chǔ)器帶寬是:W1 = q / t2 = 32 ×107(位/ S交叉存儲(chǔ)器帶寬是:W2 = q / t1 = 73 ×107(位/ S3.解:(1操作碼字段為6位,可指定26 = 64種操作,即64條指令。(2單字長(zhǎng)(32二地址指令。(3一個(gè)操作數(shù)在原寄存器(共16個(gè),另一個(gè)操作數(shù)在存儲(chǔ)器中(由變址寄

9、存器內(nèi)容+ 偏移量決定,所以是RS型指令。(4這種指令結(jié)構(gòu)用于訪問(wèn)存儲(chǔ)器。4.解:(1假設(shè)判別測(cè)試字段中每一位為一個(gè)判別標(biāo)志,那么由于有4個(gè)轉(zhuǎn)移條件,故該字段為4位,(如采用字段譯碼只需3位,下地址字段為9位,因?yàn)榭刂迫萘繛?12單元,微命令字段是(48 4 - 9 = 35 位。(2對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖B1.2如下:其中微地址寄存器對(duì)應(yīng)下地址字段,P字段即為判別測(cè)試字段,控制字段即為微命令子段,后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼,各狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志(某一位為1,其輸出修改微地址寄存器的適當(dāng)位數(shù),從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。圖

10、B1.2 5.解:PCI總線結(jié)構(gòu)框圖如圖B1.3所示: PCI總線有三種橋,即HOST / PCI橋(簡(jiǎn)稱HOST橋,PCI / PCI橋,PCI / LAGACY 橋。在PCI總線體系結(jié)構(gòu)中,橋起著重要作用:(1它連接兩條總線,使總線間相互通信。(2橋是一個(gè)總線轉(zhuǎn)換部件,可以把一條總線的地址空間映射到另一條總線的地址空間上,從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。(3利用橋可以實(shí)現(xiàn)總線間的卒發(fā)式傳送。6.解:數(shù)據(jù)采集接口方案設(shè)計(jì)如圖B1.4所示?，F(xiàn)結(jié)合兩種工作方式說(shuō)明上述部件的工作。(1定期檢尋方式主機(jī)定期以輸出指令DOA、設(shè)備碼;(或傳送指令送出控制字到A寄存器,其中用四位

11、分別指定選中的緩沖寄存器(四個(gè)B寄存器分別與四個(gè)采集器相應(yīng)。然后,主機(jī)以輸入指令DIA、設(shè)備碼;(或傳送指令取走數(shù)據(jù)。(2中斷方式比較結(jié)果形成狀態(tài)字A',共8位,每二位表示一個(gè)采集器狀態(tài):00 正常,01 過(guò)低,10 過(guò)高。有任一處不正常(A'中有一位以上為“1”都將通過(guò)中斷請(qǐng)求邏輯(內(nèi)含請(qǐng)求觸發(fā)器、屏蔽觸發(fā)器發(fā)出中斷請(qǐng)求。中斷響應(yīng)后,服務(wù)程序以DIA、設(shè)備碼;或傳送指令取走狀態(tài)字?？膳忻饔袔滋幉杉瘮?shù)據(jù)越限、是過(guò)高或過(guò)低,從而轉(zhuǎn)入相應(yīng)處理。 圖B1.4本科生期末試卷二一.選擇題(每小題1分,共10分1六七十年代,在美國(guó)的_州,出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是_它也是_的發(fā)源

12、地。A 馬薩諸塞,硅礦產(chǎn)地,通用計(jì)算機(jī)B 加利福尼亞,微電子工業(yè),通用計(jì)算機(jī)C加利福尼亞,硅生產(chǎn)基地,小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞,微電子工業(yè),微處理機(jī)2若浮點(diǎn)數(shù)用補(bǔ)碼表示,則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)3定點(diǎn)16位字長(zhǎng)的字,采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_。A -215 +(215 -1B -(215 1 +(215 1C -(215 +1 +215D -215 +2154某SRAM芯片,存儲(chǔ)容量為64K×

13、;16位,該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)。A 64,16B 16,64C 64,8D 16,6 。5交叉存貯器實(shí)質(zhì)上是一種_存貯器,它能_執(zhí)行_獨(dú)立的讀寫操作。A 模塊式,并行,多個(gè)B 模塊式串行,多個(gè)C 整體式,并行,一個(gè)D 整體式,串行,多個(gè)6用某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)尋址。A 直接B 間接C 寄存器直接D 寄存器間接7流水CPU 是由一系列叫做“段”的處理線路所組成,和具有m個(gè)并行部件的CPU 相比,一個(gè)m段流水CPU_。A 具備同等水平的吞吐能力B不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力8描述PCI總線中基本概念不正確的句子是_。A

14、HOST 總線不僅連接主存,還可以連接多個(gè)CPUB PCI 總線體系中有三種橋,它們都是PCI 設(shè)備C 從橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D 橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上9計(jì)算機(jī)的外圍設(shè)備是指_。A 輸入/輸出設(shè)備B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備D 除了CPU 和內(nèi)存以外的其它設(shè)備10中斷向量地址是:_。A 子程序入口地址B 中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D 中斷返回地址二. 填空題(每題3分,共24分1 為了運(yùn)算器的A. _,采用了B. _進(jìn)位,C. _乘除法流水線等并行措施。2 相聯(lián)存儲(chǔ)器不按地址而是按A. _訪問(wèn)的存儲(chǔ)器

15、,在cache中用來(lái)存放B. _,在虛擬存儲(chǔ)器中用來(lái)存放C. _。3 一個(gè)較完善的指令系統(tǒng)應(yīng)包含A. _類指令,B. _類指令,C. _類指令,程序控制類指令,I/O類指令,字符串類指令,系統(tǒng)控制類指令。4 硬布線器的設(shè)計(jì)方法是:先畫出A. _流程圖,再利用B. _寫出綜合邏輯表達(dá)式,然后用C. _等器件實(shí)現(xiàn)。5 當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A. _總線,B. _總線,C. _總線,公用總線。6 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A._,B. _,C. _,數(shù)據(jù)傳輸率。7 DMA 控制器按其A. _結(jié)構(gòu),分為B. _型和C. _型兩種。8 (2616(6316+(1358 的值為A. _。三.應(yīng)用題

16、1. (11分求證: X · Y 補(bǔ)=X補(bǔ) (-Y 0 +=n i 1 Y i 2-i 2. (11分某計(jì)算機(jī)字長(zhǎng)16位,主存容量為64K 字,采用單字長(zhǎng)單地址指令,共有64條指令,試采用四種尋址方式(立即、直接、基值、相對(duì)設(shè)計(jì)指令格式。3. (11分如圖B2.1表示使用快表(頁(yè)表的虛實(shí)地址轉(zhuǎn)換條件,快表存放在相聯(lián)存貯器中,其中容量為8個(gè)存貯單元。問(wèn):(1 當(dāng)CPU 按虛擬地址1去訪問(wèn)主存時(shí),主存的實(shí)地址碼是多少?(2 當(dāng)CPU 按虛擬地址2去訪問(wèn)主存時(shí),主存的實(shí)地址碼是多少?(3 當(dāng)CPU 按虛擬地址3去訪問(wèn)主存時(shí),主存的實(shí)地址碼是多少? 圖B2.14. (11分假設(shè)某計(jì)算機(jī)的運(yùn)算

17、器框圖如圖B2.2所示,其中ALU 為16位的加法器(高電平工作,S A 、S B 為16位鎖存器,4個(gè)通用寄存器由D 觸發(fā)器組成,O 端輸出, 其讀寫控制如下表所示: 要求:(1設(shè)計(jì)微指令格式。(2畫出ADD,SUB兩條微指令程序流程圖。5.(11分畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。6.(11分試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。本科生期末試卷二答案一.選擇題1. D2. C3. A4. D5. A6. C7. A8. C9. D 10. C二. 填空題1.A.高速性B.先行C.陣列。 2.A.內(nèi)容B.行地址表C.頁(yè)表和快表。 3.A.數(shù)據(jù)傳送B.算術(shù)運(yùn)算C.邏輯運(yùn)算。 4.A.指

18、令周期B.布爾代數(shù)C.門電路和觸發(fā)器。 5.A.數(shù)據(jù)傳送B.仲裁C.中斷和同步。 6.A.存儲(chǔ)密度B.存儲(chǔ)容量C.平均存取時(shí)間。 7.A.組成結(jié)構(gòu)B.選擇C.多路。 8. A.(5810三.應(yīng)用題1. 證明:設(shè)x補(bǔ)=x 0x 1x 2x n , y補(bǔ)=y 0y 1y n(1 被乘數(shù)x 符號(hào)任意,乘數(shù)y 符號(hào)為正。根據(jù)補(bǔ)碼定義,可得x補(bǔ) = 2+x=2n+1 + x (mod 2y補(bǔ) = y所以x補(bǔ)·y補(bǔ) = 2n+1·y + x ·y=2(y 1y 2y n +x ·y其中(y 1y 2yn 是大于0的正整數(shù),根據(jù)模運(yùn)算性質(zhì)有2(y 1y 2yn = 2

19、 (mod 2所以x補(bǔ)·y補(bǔ)=2+x ·y= x ·y補(bǔ) (mod 2即 x ·y補(bǔ)=x補(bǔ)·y補(bǔ)=x補(bǔ)·y 1 (2 被乘數(shù)x 符號(hào)任意,乘數(shù)y 符號(hào)為負(fù)。x補(bǔ)=x 0.x 1x 2x ny補(bǔ)=1.y 1y 2y n =2+y (mod 2由此y=y補(bǔ)-2=0.y 1y 2y n -1所以x ·y=x (y 1y 2y n -x x ·y補(bǔ)= x (y 1y 2y n 補(bǔ)+-x補(bǔ)又 (y 1y 2y n >0,根據(jù)式 1 有 x (y 1y 2y n 補(bǔ) = x補(bǔ)(0.y 1y 2y n 所以 x ·

20、;y補(bǔ)= x補(bǔ)(0.y 1y 2y n +-x補(bǔ) 2 (3 被乘數(shù)x 和乘數(shù)y 符號(hào)都任意。將式1和式2兩種情況綜合起來(lái),即得補(bǔ)碼乘法的統(tǒng)一算式,即 x ·y補(bǔ)= x補(bǔ)(0.y 1y 2y n -x補(bǔ)·y 0= x補(bǔ)(-y 0+0.y 1y 2y n =x補(bǔ) (-y 0 + =n i 1y i 2-i 證畢2. 解:64條指令需占用操作碼字段(OP 6位,這樣指令余下長(zhǎng)度為10位。為了覆蓋主存64K字的地址空間,設(shè)尋址模式(X2位,形式地址(D8位,其指令格式如下: X= 0 0 直接尋址有效地址E=D(256單元X= 0 1 間接尋址有效地址E= (D(64KX= 1 0

21、 變址尋址有效地址E= (R+D (64KX= 1 1 相對(duì)尋址有效地址E=(PC+D (64K其中R為變址寄存器(16位,PC為程序計(jì)數(shù)器(16位,在變址和相對(duì)尋址時(shí),位移量D 可正可負(fù)。3.解:(1用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng),查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加,求得主存實(shí)地址碼為80324。(2主存實(shí)地址碼= 96000 + 0128 = 96128(3虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí),沒(méi)有檢索到頁(yè)號(hào)為48的頁(yè)面,此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行,轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中,則將

22、該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫入主存;如該頁(yè)面不存在,則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存,然后將頁(yè)號(hào)及其在主存中的起始地址寫入快表。4.解: 各字段意義如下:F1讀ROR3的選擇控制。F2寫ROR3的選擇控制。F3打入SA的控制信號(hào)。F4打入SB的控制信號(hào)。F5打開(kāi)非反向三態(tài)門的控制信號(hào)LDALU。F6打開(kāi)反向三態(tài)門的控制信號(hào)LDALU ,并使加法器最低位加1。F7-鎖存器SB清零RESET信號(hào)。F8-一段微程序結(jié)束,轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。R寄存器讀命令W寄存器寫命令(2ADD、SUB兩條指令的微程序流程圖見(jiàn)圖B2.3所示。 圖B2.46.解:設(shè)讀寫一塊信息所需總時(shí)間為T b,平均找到時(shí)

23、間為T s,平均等待時(shí)間為T L,讀寫一塊信息的傳輸時(shí)間為T m,則:T b=T s+T L+T m。假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn),每條磁道容量為N個(gè)字,則數(shù)據(jù)傳輸率=rN個(gè)字/秒。又假設(shè)每塊的字?jǐn)?shù)為n,因而一旦讀寫頭定位在該塊始端,就能在T m(n / rN秒的時(shí)間中傳輸完畢。T L是磁盤旋轉(zhuǎn)半周的時(shí)間,T L= (1/2r秒,由此可得:T b=T s+1/2r+n/rN 秒本科生期末試卷三一.選擇題(每小題1分,共10分1.馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是_。A 多指令流單數(shù)據(jù)流B 按地址訪問(wèn)并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2.在機(jī)器數(shù)_中,零的表示形式是唯一的

24、。A 原碼B 補(bǔ)碼C 移碼D 反碼3.在定點(diǎn)二進(jìn)制運(yùn)算器中,減法運(yùn)算一般通過(guò)_來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器4. 某計(jì)算機(jī)字長(zhǎng)32位,其存儲(chǔ)容量為4MB,若按半字編址,它的尋址范圍是_。A 04MB B 02MBC 02MD 01M5.主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量,又?jǐn)U大CPU中通用寄存器的數(shù)量6.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算,除地址碼指明的一個(gè)操作數(shù)外,另一個(gè)常需采用_。A

25、堆棧尋址方式B 立即尋址方式C 隱含尋址方式D 間接尋址方式7.同步控制是_。A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式8.描述PCI 總線中基本概念不正確的句子是_。A.PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍設(shè)備B.PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送C. PCI 設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線9.CRT的分辨率為1024×1024像素,像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量為_(kāi)。A 512KB B 1MBC 256KBD 2MB10.為了便于實(shí)現(xiàn)多級(jí)中斷,保存現(xiàn)場(chǎng)信息最有效的辦法是

26、采用_。A 通用寄存器B 堆棧C 存儲(chǔ)器D 外存二.填空題(每小題3分,共24分1.在計(jì)算機(jī)術(shù)語(yǔ)中,將運(yùn)算器和控制器合在一起稱為A. _,而將B. _和存儲(chǔ)器合在一起稱為C. _。2.數(shù)的真值變成機(jī)器碼可采用A. _表示法,B. _表示法,C._表示法,移碼表示法。3.廣泛使用的A. _和B. _都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快,但C. _不如后者高。4.形式指令地址的方式,稱為A._方式,有B. _尋址和C. _尋址。5. CPU從A. _取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B. _。由于各種指令的操作功能不同,各種指令的指令周期是C. _。6.微型機(jī)算計(jì)機(jī)的標(biāo)準(zhǔn)總線從16位的

27、A. _總線,發(fā)展到32位的B. _總線和C._總線,又進(jìn)一步發(fā)展到64位的PCI總線。7.VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn),它除兼容傳統(tǒng)的A. _等顯示方式外,還支持B._像素光柵,每像素點(diǎn)C. _顏色深度。8.中斷處理過(guò)程可以A. _進(jìn)行。B. _的設(shè)備可以中斷C. _的中斷服務(wù)程序。三.應(yīng)用題1.(11分已知x = - 0.01111 ,y = +0.11001,求 x 補(bǔ), -x 補(bǔ), y 補(bǔ), -y 補(bǔ),x + y = ?,x y = ?2.(11分假設(shè)機(jī)器字長(zhǎng)16位,主存容量為128K字節(jié),指令字長(zhǎng)度為16位或32位,共有128條指令,設(shè)計(jì)計(jì)算機(jī)指令格式,要求有直接、立即數(shù)、相對(duì)、基

28、值、間接、變址六種尋址方式。3.(11分某機(jī)字長(zhǎng)32位,常規(guī)設(shè)計(jì)的存儲(chǔ)空間32M ,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)?zhí)岢鲆环N可能方案。4.(11分圖B3.1所示的處理機(jī)邏輯框圖中,有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字(字長(zhǎng)18位,數(shù)據(jù)存貯器DM最大容量是65536字(字長(zhǎng)16位。各寄存器均有“打入”(R in和“送出”(R out控制命令,但圖中未標(biāo)出。 設(shè)處理機(jī)格式為: 加法指令可寫為“ADD X(R1”。其功能是(AC0+ (R i+ XAC1,其中(R i+ X部分通過(guò)尋址方式指向數(shù)據(jù)存貯器,現(xiàn)取R i為R1。試畫出ADD指令從取指令開(kāi)始到執(zhí)行結(jié)束的操

29、作序列圖,寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。5.(11分總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段?若采用同步定時(shí)協(xié)議,請(qǐng)畫出讀數(shù)據(jù)的時(shí)序圖來(lái)說(shuō)明。6.(11分圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問(wèn),這個(gè)中斷系統(tǒng)可以實(shí)行幾重中斷?并分析圖B3.2的中斷過(guò)程。本科生期末試卷三答案一.選擇題1 B2 B3 D4 C5 A6 C7 C8 C9 B 10 B二.填空題1. A.CPU B.CPU C.主機(jī)2. A.原碼 B.補(bǔ)碼 C.反碼3. A.SRAM B.DRAM C.集程度4. A.指令尋址 B.順序 C.跳躍5. A.存儲(chǔ)器 B.指令周期 C.不相同的6. A.ISA B.EISA

30、C.VISA7. A.VGA B.1280×1024 C.24位三.應(yīng)用題1.解: x 原= 1.01111 x 補(bǔ)= 1.10001 所以: -x 補(bǔ)= 0.01111 y 原 = 0.11001 y 補(bǔ) = 0.11001 所以 : -y 補(bǔ) = 1.00111 x 補(bǔ) 11.10001 x 補(bǔ) 11.10001+ y 補(bǔ) 00.11001 + -y 補(bǔ) 11.00111 x + y 補(bǔ) 00.01010 x - y 補(bǔ) 10.11000所以: x + y = +0.01010 因?yàn)榉?hào)位相異,結(jié)果發(fā)生溢出2. 解:由已知條件,機(jī)器字長(zhǎng)16位,主存容量128KB / 2 = 64

31、KB 字,因此MAR = 18位,共128條指令,故OP 字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)兩種指令格式,其中單字長(zhǎng)指令用于算術(shù)邏輯和I / O 類指令,雙字長(zhǎng)用于訪問(wèn)主存的指令。 15 9 8 6 53 2 0 尋址方式由尋址模式X 定義如下:X = 000 直接尋址 E = D (64K X = 001 立即數(shù) D = 操作數(shù)X = 010 相對(duì)尋址 E = PC + D PC = 16位X = 011 基值尋址 E = R b + D ,R b =16 位X = 100 間接尋址 E = (D X = 101 變址尋址 E = R X + D ,R X = 10位3. 解:可采用多體交叉存取

32、方案,即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊M 0,M 1,M 2,M 7,每個(gè)模塊32M ×32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器,各自以同等的方式與CPU 傳遞信息,其組成結(jié)構(gòu)如圖B3.3:圖B3.3 CPU 訪問(wèn)8個(gè)存貯模塊,可采用兩種方式:一種是在一個(gè)存取周期內(nèi),同時(shí)訪問(wèn)8個(gè)存貯模塊,由存貯器控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是:在存取周期內(nèi)分時(shí)訪問(wèn)每個(gè)體,即經(jīng)過(guò)1 / 8存取周期就訪問(wèn)一個(gè)模塊。這樣,對(duì)每個(gè)模塊而言,從CPU 給出訪存操作命令直到讀出信息,仍然是一個(gè)存取周期時(shí)間。而對(duì)CPU 來(lái)說(shuō),它可以在一個(gè)存取周期內(nèi)連續(xù)訪問(wèn)8個(gè)存貯體,各體的讀寫過(guò)程

33、將重疊進(jìn)行。4.解:加法指令“ADD X(R i”是一條隱含指令,其中一個(gè)操作數(shù)來(lái)自AC0,另一個(gè)操作數(shù)在數(shù)據(jù)存貯器中,地址由通用寄存器的內(nèi)容(R i加上指令格式中的X量值決定,可認(rèn)為這是一種變址尋址。因此,指令周期的操作流程圖如圖B3.4:相應(yīng)的微操作控制信號(hào)列在框圖外。 圖B3.45.解:分五個(gè)階段:請(qǐng)求總線,總線仲裁,尋址(目的地址,信息傳送,狀態(tài)返回(錯(cuò)誤報(bào)告。如圖B3.5 圖B3.56.解:該中斷系統(tǒng)可以實(shí)行5重中斷,中斷優(yōu)先級(jí)的順序是,優(yōu)先權(quán)1最高,主程序運(yùn)行于最低優(yōu)先權(quán)(優(yōu)先權(quán)為6。圖B3.2中出現(xiàn)了4重中斷。圖B3.2中中斷過(guò)程如下:主程序運(yùn)行到T1時(shí)刻,響應(yīng)優(yōu)先權(quán)4的中斷源的

34、中斷請(qǐng)求并進(jìn)行中斷服務(wù);到T3時(shí)刻,優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束,但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求;暫停優(yōu)先權(quán)4的中斷服務(wù),而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時(shí)刻,又被優(yōu)先權(quán)2的中斷源所中斷,直到T6時(shí)刻,返回優(yōu)先權(quán)3的服務(wù)程序,到T7時(shí)刻,又被優(yōu)先權(quán)1的中斷源所中斷,到T8時(shí)刻,優(yōu)先權(quán)1的中斷服務(wù)完畢,返回優(yōu)先權(quán)3的服務(wù)程序,直到T10優(yōu)先權(quán)3的中斷服務(wù)結(jié)束,返回優(yōu)先權(quán)4的服務(wù)程序,優(yōu)先權(quán)4的服務(wù)程序到T11結(jié)束,最后返回主程序。圖B3.2中,優(yōu)先權(quán)3的服務(wù)程序被中斷2次,而優(yōu)先權(quán)5的中斷又產(chǎn)生。本科生期末試卷四一.選擇題(每小題1分,共10分1. 現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式,我國(guó)歷史上的

35、_即反映了二值邏輯的思想,它最早記載在_上,距今以有約_千年。A. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D.八卦圖、周易、三2. 定點(diǎn)字長(zhǎng)的字,采用2的補(bǔ)碼表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_。A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是:_。A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C. 階碼部件只進(jìn)行階碼相加、相減和比較操作D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算4. 某計(jì)算機(jī)字長(zhǎng)6位,它的存貯容量是64K,若按字編址,那么它的尋址范圍是_

36、A. 0 64KB. 0 32KC. 064KBD. 0 32k5. 雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫沖突。A. 左端口與右端口的地址碼不同B. 左端口與右端口的地址碼相同C. 左端口與右端口的數(shù)據(jù)碼不同D. 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器間接尋址方式中,操作數(shù)處在_。A. 通用寄存器B. 主存單元C. 程序計(jì)數(shù)器D. 堆棧7. 微程序控制器中,機(jī)器指令與微指令的關(guān)系是_。A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D. 一條微指令由若干條機(jī)器指令組成8. 描述PCI 總線中基本概念不正

37、確的句子是_。A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍設(shè)備B. PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送C. PCI 設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線9. 一張3.5寸軟盤的存儲(chǔ)容量為_(kāi)MB,每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_。A. 1.44MB ,512BB. 1MB,1024B C .2MB,256B D .1.44MB,512KB10. 發(fā)生中斷請(qǐng)求的條件是_。A. 一條指令執(zhí)行結(jié)束B(niǎo). 一次I/O 操作結(jié)束C. 機(jī)器內(nèi)部發(fā)生故障D. 一次DMA 操作結(jié)束二填空題(每小題3分,共24分1. 2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A._次。我國(guó)的B. _號(hào)計(jì)算機(jī)的運(yùn)算速度

38、達(dá)到C. _次,使我國(guó)成為美國(guó)、日本后第三個(gè)擁有高速計(jì)算機(jī)的國(guó)家。2. 一個(gè)定點(diǎn)數(shù)由A. _和B. _兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同,定點(diǎn)數(shù)有C. _和純整數(shù)之分。3. 對(duì)存儲(chǔ)器的要求是A. _,B. _,C. _。為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。4. 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素,它的A. _和B. _不僅影響到機(jī)器的硬件結(jié)構(gòu),而且也影響到C. _。5. 當(dāng)今的CPU 芯片除了包括定點(diǎn)運(yùn)算器和控制器外,還包括A. _,B. _運(yùn)算器和C. _管理等部件。6. 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的A. _,是多個(gè)B. _部件之間進(jìn)行數(shù)據(jù)傳送的C. _通道7. 每一種外設(shè)都是在它自

39、己的A 。_控制下進(jìn)行工作,而A 則通過(guò)B. _和C. _相連并受C 控制。8. 在計(jì)算機(jī)系統(tǒng)中,CPU 對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外,還有A. _方式,B. _方式,和C. _方式。三. 應(yīng)用題1.(11分設(shè)x補(bǔ) =x 0.x 1x 2x n 。 求證:x = -x 0 +=n i 1x i 2-i2.(11分指令格式如下所示,其中OP 為操作碼,試分析指令格式特點(diǎn)。18 12 10 9 5 43.(11分以知cache 命中率 H=0.98,主存比cache 慢四倍,以知主存存取周期為200ns , 求cache/主存的效率和平均訪問(wèn)時(shí)間。4.(11分某計(jì)算機(jī)有8條微指令

40、I 1I 8,每條微指令所包含的微命令控制信號(hào)見(jiàn)下表,a j 分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位,請(qǐng)安排微指令的控制字段格式。 5.(11分 (1某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期,總線時(shí)鐘頻率為33MHZ ,求總線帶寬是多少?(2如果一個(gè)總線中并行傳送64位數(shù)據(jù),總線頻率升為66MHZ ,求總線帶寬是多少? 6.(11分 磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20s 的間隔發(fā)DMA 請(qǐng)求,磁帶以30s 的間隔發(fā)DMA 請(qǐng)求,打印機(jī)以120s 的間隔發(fā)DMA 請(qǐng)求,假設(shè)DMA 控制器每完成一次DMA 傳輸所需

41、時(shí)間為2s ,畫出多路DMA 控制器工作時(shí)空?qǐng)D。本科生期末試卷四答案一. 選擇題1. D2. A3. A ,C4. B5. B6. B7. B8. C9. A 10.C二. 填空題1. A .10000億次 B. 神威 C. 3840億2. A.符號(hào)位 B. 數(shù)值域 C. 純小數(shù)3. A.容量大 B. 速度快 C. 成本低4. A.格式 B. 功能 C. 系統(tǒng)軟件5. A. Cache B. 浮點(diǎn) C. 存儲(chǔ)6. A.互聯(lián)機(jī)構(gòu) B. 系統(tǒng)功能 C. 公共7. A.設(shè)備控制器 B. 適配器 C. 主機(jī)8. A. DMA B. 通道 C. 外圍處理機(jī)三.應(yīng)用題1.證明:當(dāng) x 0 時(shí),x 0 =

42、0 ,x補(bǔ) = 0.x 1x 2x n = =ni 1x i 2-i =x當(dāng) x < 0 時(shí),x 0= 1 ,x補(bǔ) = 1.x 1x 2x n = 2+x所以x= 1.x 1x 2x n - 2 = -1 + 0.x 1x 2x n= -1 + =n i 1 x i 2-i 綜合上述兩種情況,可得出:x = -x 0 +=n i 1x i 2-i(補(bǔ)碼與真值的關(guān)系 2.解:(1 單字長(zhǎng)二地址指令。(2 操作碼字段OP 可以指定27=128條指令。(3 源寄存器和目標(biāo)寄存器都是通用寄存器(可分別指定32個(gè),所以是RR 型指令,兩個(gè)操作數(shù)均存在寄存器中。(4 這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令

43、。3.解: R=Tm/Tc=4;Tc=Tm/4=50nsE=1/R+(1-R H=1/4+(1-4×0.98=0.94Ta=Tc/E=Tc ×4-3×0.98= 50×1.06=53ns 。4.解:為了壓縮指令字的長(zhǎng)度,必須設(shè)法把一個(gè)微指令周期中的互斥性微命令信號(hào)組合在一個(gè)小組中,進(jìn)行分組譯碼。經(jīng)分析,(e ,f ,h 和(b, i, j 可分別組成兩個(gè)小組或兩個(gè)字段,然后進(jìn)行譯碼,可得六個(gè)微命令信號(hào),剩下的a, c, d, g 四個(gè)微命令信號(hào)可進(jìn)行直接控制,其整個(gè)控制字段組成如下:01 c 01 b直接控制 10 f 10 i 4位 2位 2位5.解:

44、(1設(shè)總線帶寬用Dr 表示,總線時(shí)鐘周期用T = 1/f 表示,一個(gè)總線周期傳送的數(shù)據(jù)量用D 表示,根據(jù)定義可得:Dr = T / D = D ×1/f = 4B ×33×106/s(2 64位=8B,Dr =D×f=8B×66×106/s =528MB/s6.解:答案如圖B4.1 圖B4.1圖B3.2本科生期末試卷五一.選擇題(每題1分,共10分1.對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是:_。A 牛頓、維納、圖靈B 萊布尼茲、布爾、圖靈C 巴貝奇、維納、麥克斯韋D 萊布尼茲、布爾、克雷2.假定下列字符碼中有奇偶校驗(yàn)位,但沒(méi)有數(shù)據(jù)錯(cuò)誤,采用偶校

45、校驗(yàn)的字符碼是_。A 11001011B 11010110C 11000001D 110010013.按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看,陣列乘法器可認(rèn)為是_。A 全串行運(yùn)算的乘法器B 全并行運(yùn)算的乘法器C 串并行運(yùn)算的乘法器D 并串型運(yùn)算的乘法器4.某計(jì)算機(jī)字長(zhǎng)32位,其存儲(chǔ)容量為16MB,若按雙字編址,它的尋址范圍是_。A 016MB B 08MC 08MBD 016MB5.雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/ 寫沖突。A 左端口與右端口的地址碼不同B 左端口與右端口的地址碼相同C 左端口與右端口的數(shù)據(jù)碼相同D 左端口與右端口的數(shù)據(jù)碼不同6.程序控制類指令的功能是_。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

46、B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行順序7.由于CPU內(nèi)部的操作速度較快,而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng),因此機(jī)器周期通常用_來(lái)規(guī)定。A 主存中讀取一個(gè)指令字的最短時(shí)間B 主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C 主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間8.系統(tǒng)總線中控制線的功能是_。A 提供主存、I / O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)B 提供數(shù)據(jù)信息C 提供時(shí)序信號(hào)D 提供主存、I / O接口設(shè)備的響應(yīng)信號(hào)9.具有自同步能力的記錄方式是_。A NRZ0B NRZ1C PMD MFM10.IEEE1394的高速特性適合

47、于新型高速硬盤和多媒體數(shù)據(jù)傳送,它的數(shù)據(jù)傳輸率可以是_。A 100兆位/ 秒B 200兆位/ 秒C 400兆位/ 秒D 300兆位/ 秒二.填空題(每題3分,共24分1.C ache是一種A. _存儲(chǔ)器,是為了解決CPU和主存之間B. _不匹配而采用的一項(xiàng)重要硬件技術(shù)。現(xiàn)發(fā)展為多級(jí)cache體系,C. _分設(shè)體系。2.R ISC指令系統(tǒng)的最大特點(diǎn)是:A. _;B. _;C. _種類少。只有取數(shù)/ 存數(shù)指令訪問(wèn)存儲(chǔ)器。3.并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來(lái),主要有三種形式A. _并行;B. _并行;C. _并行。4. 為了解決多個(gè)A. _同時(shí)競(jìng)爭(zhēng)

48、總線,B. _必須具有C. _部件。5. 軟磁盤和硬磁盤的A. _原理與B. _方式基本相同,但在C. _和性能上存在較大差別。6.選擇型DMA控制器在A. _可以連接多個(gè)設(shè)備,而在B. _只能允許連接一個(gè)設(shè)備,適合于連接C. _設(shè)備。7.主存與cache的地址映射有A. _、B. _、C. _三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn),又盡量避免其缺點(diǎn),從靈活性、命中率、硬件投資來(lái)說(shuō)較為理想。8.流水CPU是以A. _為原理構(gòu)造的處理器,是一種非常B. _的并行技術(shù)。目前的C. _微處理器幾乎無(wú)一例外的使用了流水技術(shù)。三.應(yīng)用題1.(11分CPU執(zhí)行一段程序時(shí),cache完成存取的次數(shù)為3800次,主存完成存取的次數(shù)為200次,已知cache存取周期為50ns,主存為250ns,求cache / 主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。2.(11分某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ,低位來(lái)的信號(hào)為C0,請(qǐng)分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。(1串行進(jìn)位方式(2并行進(jìn)位方式3.(11分圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路,后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2 :4譯碼器,使