集成電路設(shè)計(jì)基礎(chǔ)復(fù)習(xí)分析

1、1、解釋基本概念：集成電路，集成度，特征尺寸參考答案：A 、集成電路( IC： integrated circuit )是指通過一系列特定的加工工藝，將晶體管、二極管 等有源器件和電阻、 電容等無(wú)源器件， 按照一定的電路互連， “集成” 在一塊半導(dǎo)體晶片 (如 硅或砷化鎵)上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的集成塊。B、集成度是指在每個(gè)芯片中包含的元器件的數(shù)目。C、 特征尺寸是代表工藝光刻條件所能達(dá)到的最小柵長(zhǎng)(L)尺寸。2、 寫出下列英文縮寫的全稱：IC ，MOS ，VLSI ，SOC，DRC，ERC，LVS，LPE 參考答案：IC ： integrated circuit ； M

2、OS： metal oxide semiconductor ；VLSI：very large scale integration ； SOC：system on chip；DRC ：design rule check ；ERC ：electrical rule check ；LVS ：layout versus schematic； LPE： layout parameter extraction3、試述集成電路的幾種主要分類方法參考答案：集成電路的分類方法大致有五種：器件結(jié)構(gòu)類型、 集成規(guī)模、 使用的基片材料、電路功 能以及應(yīng)用領(lǐng)域。根據(jù)器件的結(jié)構(gòu)類型，通常將其分為雙極集成電路、MOS 集成

3、電路和Bi-MOS 集成電路。按集成規(guī)模可分為：小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電 路、超大規(guī)模集成電路、 特大規(guī)模集成電路和巨大規(guī)模集成電路。 按基片結(jié)構(gòu)形式，可分為 單片集成電路和混合集成電路兩大類。 按電路的功能將其分為數(shù)字集成電路、 模擬集成電路 和數(shù)?；旌霞呻娐贰?按應(yīng)用領(lǐng)域劃分， 集成電路又可分為標(biāo)準(zhǔn)通用集成電路和專用集成電 路。4、試述“自頂向下”集成電路設(shè)計(jì)步驟。參考答案：“自頂向下” 的設(shè)計(jì)步驟中， 設(shè)計(jì)者首先需要進(jìn)行行為設(shè)計(jì)以確定芯片的功能； 其次進(jìn) 行結(jié)構(gòu)設(shè)計(jì)； 接著是把各子單元轉(zhuǎn)換成邏輯圖或電路圖； 最后將電路圖轉(zhuǎn)換成版圖， 并經(jīng)各 種驗(yàn)證后以標(biāo)準(zhǔn)版圖數(shù)據(jù)格

4、式輸出。5、比較標(biāo)準(zhǔn)單元法和門陣列法的差異。參考答案：標(biāo)準(zhǔn)單元方法設(shè)計(jì)與門陣列法基本的不同點(diǎn)有： (1) 在門陣列法中邏輯圖是轉(zhuǎn)換成門陣 列所具有的單元或宏單元，而標(biāo)準(zhǔn)單元法則轉(zhuǎn)換成標(biāo)準(zhǔn)單元庫(kù)中所具有的標(biāo)準(zhǔn)單元。(2) 門陣列設(shè)計(jì)時(shí)首先要選定某一種門復(fù)雜度的基片，因而門陣列的布局和布線是在最大的門數(shù)目、最大的壓焊塊數(shù)目、 布線通道的間距都確定的前提下進(jìn)行的。 標(biāo)準(zhǔn)單元法則不同， 它的 單元數(shù)、 壓焊塊數(shù)取決于具體設(shè)計(jì)的要求， 而且布線通道的間距是可變的， 當(dāng)市線發(fā)生困難 時(shí)，通道間距可以隨時(shí)加大，因而布局和布線是在一種不太受約束的條件下進(jìn)行的。 （3） 門 陣列設(shè)計(jì)時(shí)只需要定制部分掩膜版，而標(biāo)

5、準(zhǔn)單元設(shè)計(jì)后需要定制所有的各層掩膜版。6、按規(guī)模劃分，集成電路的發(fā)展已經(jīng)歷了哪幾代？ 參考答案：按規(guī)模，集成電路的發(fā)展已經(jīng)經(jīng)歷了：SSI、MSI、LSI、VLSI、ULSI及GSI。7、試述集成電路制造中，導(dǎo)體、半導(dǎo)體和絕緣體各起什么作用。參考答案： 導(dǎo)體：（1）構(gòu)成低值電阻； （2）構(gòu)成電容元件的極板； （3）構(gòu)成電感元件的繞線；（4）構(gòu)成傳輸線（微帶線和共面波導(dǎo)）的導(dǎo)體結(jié)構(gòu)；（5）與輕摻雜半導(dǎo)體構(gòu)成肖特基結(jié)接觸；（6）與重?fù)诫s半導(dǎo)體構(gòu)成半導(dǎo)體器件的電極的歐姆接觸；（7）構(gòu)成元器件之間的互連； （8）構(gòu)成與外界焊接用的焊盤。半導(dǎo)體： （1）制作襯底材料； （2）構(gòu)成 MOS 管的源漏區(qū)，集成

6、電路中的基本元件就是依據(jù) 半導(dǎo)體的特性構(gòu)成。絕緣體：（1）構(gòu)成電容的介質(zhì)；（2）構(gòu)成MOS （金屬-氧化物-半導(dǎo)體）器件的柵絕緣層； （3）構(gòu)成元件和互連線之間的橫向隔離；（ 4）構(gòu)成工藝層面之間的垂直向隔離；（ 5）構(gòu)成防止表面機(jī)械損傷和化學(xué)污染的鈍化層。8、試述半導(dǎo)體特性及其應(yīng)用。參考答案：半導(dǎo)體的電導(dǎo)率在10-22 S cm-110-14 S cm-1之間，導(dǎo)電性能介于導(dǎo)體與絕緣體之間，半 導(dǎo)體的特點(diǎn)是其電導(dǎo)率隨外界條件的變化而急劇變化。 溫度變化、 光照， 摻入雜質(zhì)等都能顯 著改變半導(dǎo)體的導(dǎo)電性能。半導(dǎo)體的廣泛應(yīng)用：熱敏電阻（測(cè)溫度和自動(dòng)控制） ；光敏電阻（自動(dòng)控制） ；晶體管； 集成

7、電路和超大規(guī)模集成電路等。9、列舉兩種典型的金屬與半導(dǎo)體接觸。參考答案： 一種是整流接觸，即制成肖特基勢(shì)壘二極管；另一種是非整流接觸，即歐姆接觸。10、解釋歐姆型接觸和肖特基型接觸。半導(dǎo)體表面制作了金屬層后，根據(jù)金屬的種類及半導(dǎo)體摻雜濃度的不同，可形成歐姆型接觸或肖特基型接觸。如果摻雜濃度比較低，金屬和半導(dǎo)體結(jié)合面形成肖特基型接觸。 如果摻雜濃度足夠高，金屬和半導(dǎo)體結(jié)合面形成歐姆型接觸。11、試比較 p-n 結(jié)和肖特基結(jié)的主要異同點(diǎn)。參考答案：共同點(diǎn)：由載流子進(jìn)行電流傳導(dǎo)。不同點(diǎn)： p-n 結(jié)由少數(shù)載流子來(lái)進(jìn)行電流傳導(dǎo)；肖特基結(jié)的主要傳導(dǎo)機(jī)制是半導(dǎo)體中多 數(shù)載流子的熱電子發(fā)射越過電勢(shì)勢(shì)壘而進(jìn)入

8、金屬中。12、試述 PN 結(jié)的空間電荷區(qū)是如何形成的。參考答案：在 PN 結(jié)中，由于 N 區(qū)中有大量的自由電子，由 P 區(qū)擴(kuò)散到 N 區(qū)的空穴將逐漸與 N 區(qū) 的自由電子復(fù)合。同樣，由 N 區(qū)擴(kuò)散到 P 區(qū)的自由電子也將逐漸與 P 區(qū)內(nèi)的空穴復(fù)合。于 是在緊靠接觸面兩邊形成了數(shù)值相等、符號(hào)相反的一層很薄的空間電荷區(qū)，稱為耗盡層。13、MOS 器件結(jié)構(gòu)的對(duì)稱性使其源漏區(qū)可以互換，雙極型器件是否也具有同樣的特點(diǎn)？若 沒有，請(qǐng)說明原因。參考答案：雙極型器件的集電極與發(fā)射極不具有對(duì)稱性，不能互換。雖然雙極型器件原理圖顯示 兩個(gè) PN 結(jié)是對(duì)稱的， 但實(shí)際制造時(shí)發(fā)射區(qū)的摻雜濃度遠(yuǎn)遠(yuǎn)高于集電區(qū)， 而集電結(jié)

9、的面積大 于發(fā)射結(jié)的面積。14、什么是 MOS 管的閾值電壓。參考答案：引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓，稱為閾值電壓V T。15、討論 MOS 器件源漏電流與其幾何尺寸的關(guān)系。參考答案：根據(jù)本章給出的式（ 2.3）可知， MOS 器件的柵長(zhǎng) L 減小，源漏電流增大；柵寬 W 減 小，源漏電流減小。但同時(shí)減小 L 和 W ，理論上可保持源漏電流不變。16、MOS 管的跨導(dǎo)系數(shù)與哪些參數(shù)有關(guān)？ 參考答案：B是MOS晶體管的跨導(dǎo)系數(shù)，B與工藝參數(shù)及器件的幾何尺寸有關(guān)，其關(guān)系為:I ； W 廠（匚） ox17、試畫出MOS器件跨導(dǎo)與源漏電壓的函數(shù)曲線。參考答案：18、根據(jù)式(2.3),試推導(dǎo)PM

10、OS器件在不同工作區(qū)域的理想表達(dá)式。參考答案：廣 0(a)截止區(qū)- V2 Ids= 0 Vgs Vt Vds _ 專 (b)線性區(qū)L p-Vgs _Vt(c)飽和區(qū)18、集成電路主要有哪些基本制造工藝。參考答案：集成電路基本制造工藝包括：外延生長(zhǎng)，掩模制造，光刻，刻蝕，摻雜，絕緣層形成， 金屬層形成等。佃、什么叫硅的熱氧化？有哪幾種熱氧化技術(shù)？參考答案：硅的熱氧化法是指硅與氧或水汽，在高溫下經(jīng)化學(xué)反應(yīng)生成SiO2。根據(jù)氧化劑的不同,熱氧化可分為干氧氧化、水汽氧化和濕氧氧化。20、試述晶體外延的意義，列出三種外延方法。參數(shù)答案：晶體外延的意義是：用同質(zhì)材料形成具有不同摻雜種類及濃度，因而具有不同

11、性質(zhì)的晶體層。晶體外延的方法主要有：氣相外延生長(zhǎng)、金屬有機(jī)物氣相外延生長(zhǎng)、分子束外延生長(zhǎng)。21、解釋：同質(zhì)外延、異質(zhì)外延。外延生長(zhǎng)時(shí)，當(dāng)襯底與外延層為同種材料時(shí)稱為同質(zhì)外延，同質(zhì)外延的目的是形成具有不同摻雜種類及濃度的晶體層， 因而它可以具有不同性能。 當(dāng)兩者材料相異時(shí)稱異質(zhì)外延， 異質(zhì)外延用來(lái)形成各種異質(zhì)結(jié)構(gòu)的器件，如異質(zhì)結(jié)晶體管（ HBT ）。22、掩模在 IC 制造過程中有什么作用？ 參考答案：任何半導(dǎo)體器件及 IC 都是一系列相聯(lián)系的基本單元的組合，如導(dǎo)體、半導(dǎo)體及在基片 不同層上形成的不同尺寸的隔離材料等。要制作出這些結(jié)構(gòu)需要一套掩模。因此掩模是 IC 制造過程中必須要經(jīng)過的一個(gè)重要

12、環(huán)節(jié)。23、比較整版掩模和單片掩模的區(qū)別，并列舉三種掩模的制造方法。 參考答案：整版按統(tǒng)一的放大率印制，因此稱為 1X 掩模。這種掩模在一次曝光中，對(duì)應(yīng)著一 個(gè)芯片陣列的所有電路的圖形都被映射到基片的光刻膠上。單片版通常把實(shí)際電路放大 5 或 10 倍，故稱作 5X 或 10X 掩模。這樣的掩模上的圖案僅對(duì) 應(yīng)著基片上芯片陣列中的一個(gè)單元。上面的圖案可通過步進(jìn)曝光機(jī)映射到整個(gè)基片上。掩模的制造方法：a圖案發(fā)生器法；b、x射線制版；c、電子束描述法。24、光刻的作用是什么？列舉兩種常用曝光方式。參考答案： 光刻是集成電路加工過程中的重要工序，作用是把掩模版上的圖形轉(zhuǎn)換成晶圓上的器 件結(jié)構(gòu)。曝光方

13、式：接觸式和非接觸式25、簡(jiǎn)述光刻工藝步驟。 參考答案：涂光刻膠，曝光，顯影，腐蝕，去光刻膠。26、光刻膠正膠和負(fù)膠的區(qū)別是什么？ 參考答案：正性光刻膠受光或紫外線照射后感光的部分發(fā)生光分解反應(yīng)， 可溶于顯影液， 未感光的 部分顯影后仍然留在晶圓的表面， 它一般適合做長(zhǎng)條形狀； 負(fù)性光刻膠的未感光部分溶于顯 影液中， 而感光部分顯影后仍然留在基片表面， 它一般適合做窗口結(jié)構(gòu)， 如接觸孔、 焊盤等。27、試述曝光時(shí)間對(duì)設(shè)計(jì)的圖形的影響。參考答案： 曝光時(shí)間對(duì)設(shè)計(jì)圖形的影響主要是：若曝光時(shí)間較長(zhǎng)，對(duì)于正性光刻膠則得到的圖形 實(shí)際尺寸比預(yù)先設(shè)計(jì)的可能要小；對(duì)于負(fù)性光刻膠情況正相反。28、摻雜的目的是

14、什么？舉出兩種摻雜方法并比較其優(yōu)缺點(diǎn)。摻雜的目的是形成特定導(dǎo)電能力的材料區(qū)域，包括N 型或 P 型半導(dǎo)體區(qū)域和絕緣層，以構(gòu)成各種器件結(jié)構(gòu)。摻雜的方法有：熱擴(kuò)散法摻雜和離子注入法摻雜。與熱擴(kuò)散法相比，離子注入法摻雜 的優(yōu)點(diǎn)是： 可精確控制雜質(zhì)分布， 摻雜純度高、 均勻性好， 容易實(shí)現(xiàn)化合物半導(dǎo)體的摻雜等； 缺點(diǎn)是： 雜質(zhì)離子對(duì)半導(dǎo)體晶格有損傷， 這些損傷在某些場(chǎng)合完全消除是無(wú)法實(shí)現(xiàn)的； 很淺 的和很深的注入分布都難以得到； 對(duì)高劑量的注入， 離子注入的產(chǎn)率要受到限制； 一般離子 注入的設(shè)備相當(dāng)昂貴，29、IC 制造中常采用什么方法形成金屬層？它的作用是什么？參考答案：金屬層的形成主要采用物理汽相

15、沉積 （Pysical Vapor Deposition ，簡(jiǎn)稱 PVD） 技術(shù)。在半 導(dǎo)體工藝發(fā)展過程中，主要的 PVD 技術(shù)有蒸鍍和濺鍍兩種。金屬層的作用有： （1）形成器件本身的接觸線； （2）形成器件間的互連線； （ 3）形成焊 盤。30、列舉兩種集成電路制造中的器件隔離結(jié)構(gòu)，并比較其優(yōu)缺點(diǎn)。參考答案：兩種最常用的隔離結(jié)構(gòu)：局部氧化隔離法隔離（LOCOS） 和淺溝槽隔離 （STI） 。局部氧化隔離法會(huì)產(chǎn)生 “鳥嘴” 效應(yīng)，影響器件的性能； 淺溝槽隔離法能有效地減小 “鳥 嘴”效應(yīng)。31、試述 “鳥嘴”效應(yīng)是如何產(chǎn)生的？它對(duì) MOS 器件有什么影響？參考答案：通常， IC 器件之間通過氧

16、化去來(lái)隔離的，在局部氧化隔離工藝中，由于氧化過程中的 滲透作用，造成了氧化區(qū)具有“鳥嘴形” 。這種形狀造成了有源區(qū)的變化，器件的寬度不再 是版圖上所畫的。這就是所謂的“鳥嘴”效應(yīng)。當(dāng)器件尺寸縮小后，它將影響 MOS 器件的 開啟電壓。32、 簡(jiǎn)述CMOS工藝的基本工藝流程（以 1X poly, 2X metal N阱為例）。參考答案：形成 N 阱區(qū)，確定 nMOS 和 pMOS 有源區(qū)，場(chǎng)和柵氧化，形成多晶硅并刻蝕成圖案，P*擴(kuò)散，N +擴(kuò)散，刻蝕接觸孔，沉淀第一金屬層并刻蝕成圖案，沉淀第二金屬層并刻蝕成圖案，形成鈍化玻璃并刻蝕焊盤。33、上題所述 N 阱 CMOS 工藝需要哪幾層掩模？每層掩

17、模分別有什么作用？ 參考答案：需要十層掩模，每層掩模及其作用如下：Mask1 ：形成 n 阱區(qū)Mask2 ：確定 NMOS 和 PMOS 有源區(qū)Mask3 ：場(chǎng)和柵氧化Mask4 :形成多晶硅并刻蝕成圖案Mask5 : P*擴(kuò)散Mask6 : N +擴(kuò)散Mask7 :刻蝕接觸孔Mask8 :沉積第一層金屬并刻蝕成圖案Mask9 :沉積第二金屬并刻蝕成圖案 Mask10 :形成鈍化層并刻蝕焊盤34、為什么在相同工藝條件和相同幾何尺寸下NMOS 管速度要高于 PMOS 管？如果相同柵長(zhǎng)的 N 管和 P 管要達(dá)到相同的速度，理論上 N 管和 P 管要滿足什么條件？ 參考答案：因?yàn)?NMOS 管的導(dǎo)電

18、溝道是由帶負(fù)電的電子累積而成， 而 PMOS 管的導(dǎo)電溝道是由帶正電的空穴累積而成，由于電子的遷移率大約是空穴遷移率的2.5 倍，因此 NMOS 管速度要高于 PMOS 管。如果相同柵長(zhǎng)的 N 管和 P 管要達(dá)到相同的速度，從理論上講， PMOS 管的柵寬應(yīng)是 NMOS 管的 2.5 倍。35、雙極、 CMO 和 BiCMOS 集成電路器件各有何特點(diǎn)。 參考答案：雙極器件具有速度高、驅(qū)動(dòng)能力強(qiáng)和低噪聲等特性，但功耗大而且集成度低。CMOS器件具有低功耗、集成度高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，但它的速度較低、 驅(qū)動(dòng)能力差，在具有 高速要求的環(huán)境下難以適應(yīng)。所以結(jié)合了雙極與 CMOS 工藝技術(shù)的 BiCM

19、OS 工藝技術(shù)應(yīng)運(yùn) 而生。 BiCMOS 工藝技術(shù)是將雙極與 CMOS 器件制作在同一芯片上，這樣就結(jié)合了雙極器 件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和 CMOS 器件高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長(zhǎng)補(bǔ)短、發(fā)揮 各自優(yōu)點(diǎn)，從而實(shí)現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。36、常規(guī)雙極型工藝需要幾次光刻？每次光刻分別有什么作用？ 參考答案：需要六次光刻。第一次光刻 -N+隱埋層擴(kuò)散孔光刻；第二次光刻-P+隔離擴(kuò)散孔光刻第三次光刻 -P 型基區(qū)擴(kuò)散孔光刻；第四次光刻-N+ 發(fā)射區(qū)擴(kuò)散孔光刻；第五次光刻-引線接觸孔光刻；第六次光刻 -金屬化內(nèi)連線光刻37、BiCMOS 工藝技術(shù)常分為哪兩類？它們各有什么特點(diǎn)？

20、 參考答案：BiCMOS 工藝技術(shù)大致可以分為兩類：分別是以 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝和 以雙極工藝為基礎(chǔ)的 BiCMOS 工藝。 一般來(lái)說， 以 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝對(duì)保 證 CMOS 器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的 BiCMOS 工藝對(duì)提高保證雙極器 件的性能有利。影響 BiCMOS 器件性能的主要部分是雙極部分，因此以雙極工藝為基礎(chǔ)的 BiCMOS 工藝用的較多。38、與以 P 阱 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝相比，以 N 阱 CMOS 工藝為基礎(chǔ)的BiCMOS工藝有什么特點(diǎn)?參考答案：優(yōu)點(diǎn)包括：（1）工藝中添加了基區(qū)摻雜

21、的工藝步驟，這樣就形成了較薄的基區(qū)，提高了 NPN晶體管的性能；（2）制作NPN管的N阱將NPN管與襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進(jìn)行電路連接，增加了 NPN晶體管應(yīng)用的靈活性。它的 缺點(diǎn)是：NPN管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅(qū)動(dòng)能力。如果以P+-Si為襯底，并在N阱下設(shè)置N +隱埋層，然后進(jìn)行 P型外延，可使 NPN管的集電極串聯(lián)電阻減小 5-6倍，還可以使 CMOS器件的抗閂鎖性能大大提高。39、目前GaAs工藝有哪幾類？參考答案：GaAs 工藝分為三大類： GaAs MESFET，GaAs HEMT，GaAs HBT40、GaAs HEMT 與ME

22、SFET 的主要區(qū)別是什么？參考答案：HEMT 也屬于 FET的一種，它有與 MESFET相似的結(jié)構(gòu)。 HEMT 與MESFET之間的區(qū)別在于有源層。41、 與CMOS工藝相比，GaAs工藝有什么主要特點(diǎn)？參考答案：與CMOS工藝相比，GaAs工藝具有速度高、噪聲小、驅(qū)動(dòng)能力強(qiáng)的優(yōu)點(diǎn)。但其缺點(diǎn)是 價(jià)格高、功耗大、成品率低。42、已知突變 PN結(jié)零偏勢(shì)壘電容為 3pF，內(nèi)建勢(shì)壘電壓為 0.5V，計(jì)算10V反偏電壓時(shí)的 勢(shì)壘電容。參考答案：pF 突變結(jié)，m= 0.543、對(duì)于漸變結(jié)，上述勢(shì)壘電容值是多少？ 參考答案：Cj =Cj0 1 /=-F= =1.1 pF 漸變結(jié)，m= 1/3J 氣丿彳口屮

23、0.544、什么是 MOSFET的閾值電壓，它受哪些因素影響？ 參考答案：閾值電壓Vt是使半導(dǎo)體表面達(dá)到強(qiáng)反型所需加的柵極電壓。它受襯底摻雜濃度、體效 應(yīng)、半導(dǎo)體材料的費(fèi)米勢(shì)等的影響。45、試述MOS管溝道長(zhǎng)度L和寬度W與閾值電壓的關(guān)系。 參考答案：當(dāng)MOS工藝發(fā)展到亞微米、深亞微米水平后，必須考慮二階效應(yīng)。這時(shí)，隨著溝道長(zhǎng)度L的減小，閾值電壓將減??；隨著溝道寬度 W的減小，閾值電壓將增大。46、圖a中M1和 M2為某CMOS 工藝中的兩個(gè) NMOS 管，M1的 W/L = 12卩m/6卩m, M2的W/L = 4卩m/2卩m,其它物理參數(shù)及偏置均相同。圖b中給出了 M1的漏極電流Id1隨Vg

24、s的變化曲線，請(qǐng)畫出 Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同 的主要原因。參考答案:VDD工Id1GND(a)考慮MOS器件的窄溝道效應(yīng), 圖Id2rM2(b)M2的閾值電壓比 M1的高，所以電流Id2小于Id1。如47、什么是MOS器件的體效應(yīng)？參考答案：MOS工藝中，N管襯底接最低電位，P管襯底接最高電位；但它們的源極卻未必與襯 底電位相同，于是源襯存在電壓差，這個(gè)電壓差將影響閾值電壓，這稱為體效應(yīng)。48、MOS器件存在哪些二階效應(yīng)？分別是由什么原因引起的？參考答案：二階效應(yīng)包括：短溝道效應(yīng)，窄溝道效應(yīng)，遷移率退化，溝道長(zhǎng)度調(diào)制效應(yīng)，靜電反饋 效應(yīng)等。引起原因見 7.

25、4和7.5節(jié)。畫出一個(gè)PMOS管叉指數(shù)為 2的版圖俯視圖，要求使漏極電容最小。與相同大小的單指 NMOS管相比，漏極電容、柵極電阻有什么變化？49、說明MOS器件噪聲的來(lái)源、成因及減小方法。參考答案：MOS器件噪聲的來(lái)源：a、熱噪聲，由溝道內(nèi)載流子無(wú)規(guī)則運(yùn)動(dòng)引起，可通過增加MOS的柵寬和偏置電流來(lái)減小。b、閃爍噪聲，溝道處二氧化硅與硅界面上電子的充放電引起，同樣通過增加MOS的柵寬來(lái)減小。50、MOS器件按比例縮小后對(duì)器件特性有什么影響？參考答案：若MOS器件按比例因子 a縮小后，器件速度得意提高、功耗減小、芯片面積減小集成 度提高。51、什么是電阻率？它的單位是什么（國(guó)際標(biāo)準(zhǔn)單位制）？參考答

26、案：電阻率p是反映材料導(dǎo)電性能的物理量，與導(dǎo)線的長(zhǎng)度、橫截面積無(wú)關(guān)。p數(shù)值上等于L=1m、A=1m2時(shí)的R值，p越小說明材料導(dǎo)電性能越好。材料的電阻率與溫度有關(guān)，金屬 材料的電阻率隨溫度的升高而增大.一般說溫度升高1C,電阻率增大約 0.4 %。單位：Q cm52、試用電導(dǎo)率為102/ （ Q cm）,厚1 pm的材料設(shè)計(jì)1k Q的電阻，設(shè)電阻寬1呵,求其長(zhǎng)。 參考答案：hW因?yàn)椋篟，又電導(dǎo)率與電阻率互為倒數(shù)，所以：RhW" 103 1 E 1 10V3cm53、什么是無(wú)源電阻？什么是有源電阻？舉例說明。參考答案：無(wú)源電阻通常是合金材料或采用摻雜半導(dǎo)體制作的電阻，而有源電阻則是將晶體

27、管進(jìn)行適當(dāng)?shù)倪B接和偏置，禾U用晶體管的不同的工作區(qū)所表現(xiàn)出來(lái)的不同的電阻特性來(lái)做電阻。PMOS例：無(wú)源電阻有：摻雜半導(dǎo)體、多晶硅電阻等；有源電阻有：工作在飽和區(qū)的 器件。54、集成電容主要有幾種結(jié)構(gòu)？并比較不同結(jié)構(gòu)的優(yōu)缺點(diǎn)。參考答案：1）金屬-絕緣體-金屬（MIM）結(jié)構(gòu)；2）多晶硅/金屬-絕緣體-多晶硅結(jié)構(gòu)；3）金屬的叉指 結(jié)構(gòu)4） PN結(jié)電容；5） MOS電容。55、 利用2 pm X 6 pm的多晶硅柵極覆蓋在 4 pm x 12 pm薄氧化層的正中間構(gòu)成一個(gè)MOS 管，已知Cox= 5X 104pF/p m2,估算柵極電容。參考答案：MOS結(jié)構(gòu)如圖所示：所以柵極電容： Co= 5 X 1

28、04 X 2X 4= 40pF56、試述兩種傳輸線電感，比較其優(yōu)缺點(diǎn)。參考答案：傳輸線電感可以有微帶線（Microstrip ）和共面波導(dǎo)（CPW）兩種實(shí)現(xiàn)方法。相對(duì)于微 帶線， CPW 的優(yōu)點(diǎn)是：1 ）工藝簡(jiǎn)單，費(fèi)用低，因?yàn)樗薪拥鼐€均在上表面而不需接觸孔。2）在相鄰的 CPW 之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸。3）比金屬孔有更低的接地電感。4）低的阻抗和速度色散。CPW 的缺點(diǎn)是：1）衰減相對(duì)高一些，在 50GHz時(shí)，CPW的衰減大約是 0.5dB/mm;2）由于厚的介質(zhì)層，導(dǎo)熱能力差，不利于大功率放大器的實(shí)現(xiàn)。57、比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試

29、分析兩者存在差異的原因。 參考答案：砷化鎵和磷化銦等襯底為半絕緣體， 硅襯底為半導(dǎo)體。 因此， 硅襯底上電感有襯底損耗 電阻和電容。58、版圖設(shè)計(jì)的基本前提是什么？ 參考答案：版圖設(shè)計(jì)的基本前提條件是：計(jì)算機(jī)輔助版圖設(shè)計(jì)工具；版圖設(shè)計(jì)規(guī)則；與設(shè)計(jì)相關(guān) 的工藝文件。59、規(guī)定版圖幾何設(shè)計(jì)規(guī)則的意義是什么？ 參考答案：版圖幾何設(shè)計(jì)規(guī)則為電路設(shè)計(jì)師和工藝工程師提供了一種必要的信息聯(lián)系。其主要目標(biāo)是獲得有最佳成品率的電路，而幾何尺寸則盡可能地小，同時(shí)又不影響電器電路的可靠性。60、從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？參考答案：從設(shè)計(jì)的觀點(diǎn)出發(fā)，設(shè)計(jì)規(guī)則可以分為三部分：（a）決定幾何特征和圖形

30、的幾何規(guī)定，這些規(guī)定保證各個(gè)圖形被此之間具有正確的關(guān) 系對(duì)設(shè)計(jì)人員來(lái)說，這方面的重要考慮是， 每層掩模上的各個(gè)圖形部件應(yīng)該相切，或者應(yīng) 該保持互相分開； 不同掩模上的各個(gè)圖形部件應(yīng)該套合， 或者應(yīng)該保持互相分開， 一切都符 合要求。這些幾何關(guān)系在確定諸如晶體管縱橫比或電容值等最壞情況設(shè)計(jì)參數(shù)方面也很重 要。（b）確定掩模制各和芯片制造中都需要的一組基本圖形部件的強(qiáng)制性要求。典型的圖形部件可能包括制造中所用的各塊掩模精確套準(zhǔn)所需的對(duì)準(zhǔn)標(biāo)志，把各個(gè)電路從硅片切下 來(lái)的劃片間距以及供壓焊封裝用的壓焊點(diǎn)尺寸。（c）定義設(shè)計(jì)人員設(shè)計(jì)時(shí)所用的電參數(shù)的范圍。通常，這些電參數(shù)包括晶體管增益，開啟電壓、電容和電阻的數(shù)值。61、版圖 DRC 、ERC 和 LVS 的意義是什么？ 參考答案：DRC :檢查版圖中同層、不同層間圖形的線寬、間距是否滿足工藝的最小尺寸要求。ERC :檢查版圖中是否存在開路、短路、浮點(diǎn)等違反電氣規(guī)則的現(xiàn)象。LVS :檢查版圖網(wǎng)表與電路原理圖網(wǎng)表是否一致，即所畫版圖器件連接與相應(yīng)的電路圖連接關(guān)系的一致性檢查62、編寫DRC版