集成電路CMOS題庫(kù)

1、一、選擇題1、GordonMoore在1965 年預(yù)言 : 每個(gè)芯片上晶體管得數(shù)目將每個(gè)月翻一番。（ B）A、12B、18C、20D、 242.MOS管得小信號(hào)輸出電阻就是由MOS管得效應(yīng)產(chǎn)生得。（C）A. 體B、襯偏C、溝長(zhǎng)調(diào)制D、亞閾值導(dǎo)通3. 在 CMOS模擬集成電路設(shè)計(jì)中，我們一般讓 MOS管工作在區(qū)。 （D）A、亞閾值區(qū)B、深三極管區(qū)C、三極管區(qū)D、飽與區(qū)4、MOS管一旦出現(xiàn)現(xiàn)象，此時(shí)得 MOS管將進(jìn)入飽與區(qū)。（ A）A、夾斷B、反型C、導(dǎo)電D、耗盡5、表征了 MOS器件得靈敏度。（ C）A、ro、n oxB gmbC gm D、 u c6.Cascode 放大器中兩個(gè)相同得 NMO

2、S管具有不相同得。（B）A、ro、un coxB gmbC gm D、7. 基本差分對(duì)電路中對(duì)共模增益影響最顯著得因素就是。（ C）A、尾電流源得小信號(hào)輸出阻抗為有限值B、負(fù)載不匹配C、輸入 MOS不匹配D、電路制造中得誤差8. 下列電路不能能使用半邊電路法計(jì)算差模增益。（ C）A. 二極管負(fù)載差分放大器B、電流源負(fù)載差分放大器C、有源電流鏡差分放大器D、 Cascode負(fù)載 Casocde差分放大器9、鏡像電流源一般要求相同得。（D）瓏?guó)P攣緣瀲銷瀆。A、制造工藝B 、器件寬長(zhǎng)比C、器件寬度WD 、器件長(zhǎng)度L10、NMOS管得導(dǎo)電溝道中依靠導(dǎo)電。（ ）A. 電子B、空穴C、正電荷D、負(fù)電荷11

3、、下列結(jié)構(gòu)中密勒效應(yīng)最大得就是。（A）A、共源級(jí)放大器B、源級(jí)跟隨器C、共柵級(jí)放大器D、共源共柵級(jí)放大器12.在 NMOS中，若 Vsb0 會(huì)使閾值電。（ A）A、增大B、不變C、減小D、可大可小13、 模擬集成電路設(shè)計(jì)中可使用大信號(hào)分析方法得就是。（C）A、增益B、輸出電阻C、輸出擺幅D、輸入電阻14、 模擬集成電路設(shè)計(jì)中可使用小信號(hào)分析方法得就是。（A）A、增益B、電壓凈空C、輸出擺幅D、輸入偏置15、 下圖中，其中電壓放大器得增益為-A，假定該放大器為理想放大器。請(qǐng)計(jì)算該電路得等效輸入電阻為。（）第 15題RB、RC、 R(1A) D、 R(1 1 A)A.11 A1A16、不能直接工作

4、得共源極放大器就是共源極放大器。（C）A、電阻負(fù)載、B二極管連接負(fù)載C、電流源負(fù)載D、二極管與電流源并聯(lián)負(fù)載17、模擬集成電路設(shè)計(jì)中得最后一步就是。（B）A、電路設(shè)計(jì)B、版圖設(shè)計(jì)C、規(guī)格定義D、電路結(jié)構(gòu)選擇噴礙脫鈹蘭蘢紙。18、在當(dāng)今得集成電路制造工藝中，工藝制造得IC 在功耗方面具有最大得優(yōu)勢(shì)。 （B）A、MOSB、CMOS、CBipolarD、BiCMOS嬸賧鱺躓貨條淀。19、PMOS管得導(dǎo)電溝道中依靠導(dǎo)電。（B）B.電子B、空穴C、正電荷D、負(fù)電荷20、電阻負(fù)載共源級(jí)放大器中， 下列措施不能提高放大器小信號(hào)增益得就是。（D）A、增大器件寬長(zhǎng)比B、增大負(fù)載電阻C、降低輸入信號(hào)直流電平D、增

5、大器件得溝道長(zhǎng)度L21、 下列不就是基本差分對(duì)電路中尾電流得作用得就是。（D）A、為放大器管提供固定偏置B、為放大管提供電流通路C、減小放大器得共模增益D、提高放大器得增益22、共源共柵放大器結(jié)構(gòu)得一個(gè)重要特性就就是輸出阻抗。（D）A、低B、一般C、高D、很高23、 MOS管得漏源電流受柵源過(guò)驅(qū)動(dòng)電壓控制，我們定義來(lái)表示電壓轉(zhuǎn)換電流得能力。 （A）A、跨導(dǎo)B、受控電流源C、跨阻D、小信號(hào)增益24、MOS 管漏電流得變化量除以柵源電壓得變化量就是。（C）A、電導(dǎo)B、電阻C、跨導(dǎo)D、跨阻25、隨著微電子工藝水平提高,特征尺寸不斷減小 ,這時(shí)電路得工作電壓會(huì)（D）A、不斷提高 B、不變 C、可大可小

6、 D、不斷降低26、工作在飽與區(qū)得 MOS 管，可以被瞧作就是一個(gè)。 （B）A、恒壓源、B電壓控制電流源C、恒流源、D電流控制電壓源27、模擬集成電路設(shè)計(jì)中得第一步就是。（ C）A、電路設(shè)計(jì)、B版圖設(shè)計(jì)、C規(guī)格定義D、電路結(jié)構(gòu)選擇 躚飫驏槍憫傴噯。28、NMOS管中，如果 VB變得更負(fù)，則耗盡層。（C）A、不變B、變得更窄C、變得更寬D、幾乎不變29、模擬集成電路設(shè)計(jì)中得最后一步就是。（B）A、電路設(shè)計(jì)、B版圖設(shè)計(jì)、C規(guī)格定義、D電路結(jié)構(gòu)選擇擇渾費(fèi)軔暉瀲賑。30、 不能直接工作得共源極放大器就是（C ）共源極放大器。A、電阻負(fù)載、B二極管連接負(fù)載C、電流源負(fù)載D、二極管與電流源并聯(lián)負(fù)載31、采

7、用二極管連接得CMOS，因漏極與柵極電勢(shì)相同，這時(shí)晶體管總就是工作在。（）郵禍滾勻魴魯錳。A、線性區(qū)B、飽與區(qū)C、截止區(qū)D、亞閾值區(qū)32、對(duì)于 MOS 管，當(dāng) W/L 保持不變時(shí)， MOS 管得跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓得變化就是。（）巒緦細(xì)孿鋒蠅繾。A、單調(diào)增加B、單調(diào)減小C、開(kāi)口向上得拋物線D、開(kāi)口向下得拋物線33、對(duì)于 MOS 器件 ,器件如果進(jìn)入三極管區(qū) (線性區(qū) ), 跨導(dǎo)將。 （）權(quán)鯀龔襲軫績(jī)狹。、增加B、減少C、不變D、可能增加也可能減小34、 采用 PMOS二極管連接方式做負(fù)載得 NMOS共源放大器，下面說(shuō)法正確得就是。（）禮駭驛隕統(tǒng)嗚揀。A、 PMOS與 NMOS都存在體效應(yīng)， 電壓放

8、大系數(shù)與 NMOS 與 PMOS得寬長(zhǎng)比有關(guān) 。B PMOS與 NMOS 都存在體效應(yīng)，電壓放大系數(shù)與NMOS 與 PMOS得寬長(zhǎng)比無(wú)關(guān)。C、 PMOS與 NMOS 不存在體效應(yīng)，電壓放大系數(shù)與NMOS與 PMOS得寬長(zhǎng)比無(wú)關(guān) 。D PMOS與 NMOS 不存在體效應(yīng)，電壓放大系數(shù)與NMOS 與 PMOS得寬長(zhǎng)比有關(guān) 。35、 在 W/L 保持不變得情況下，跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓與漏電流變化得關(guān)系就是 （）A、跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓增大而增大，跨導(dǎo)隨漏電流增大而增大。B、 跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓增大而增大，跨導(dǎo)隨漏電流增大而減小。C、 跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓增大而減小，跨導(dǎo)隨漏電流增大而增大。D、 跨導(dǎo)隨過(guò)驅(qū)動(dòng)電壓增

9、大而減小，跨導(dǎo)隨漏電流增大而減小。36、與共源極放大器相比較 , 共源共柵放大器得密勒效應(yīng)要。（）A、小得多B、相當(dāng)C、大得多D、不確定錠鉗靂畢梟傴涼。37、 MOSFETs得閾值電壓具有溫度特性。（）條討嶄斷峽櫸鸝。A 、 零B、負(fù)C、 正D、 可正可負(fù)。 壯嗩綏刪銃貼繭。38、在差分電路中 , 可采用恒流源替換 ”長(zhǎng)尾 ”電阻、 這時(shí)要求替換 ”長(zhǎng)尾 ”得恒流源得輸出電阻。（）韋縈撿餿閉葉緣。A越高越好B、越低越好C、 沒(méi)有要求D、 可高可低39、MOS 器件中，保持 VDS不變，隨著 VGS得增加， MOS 器件。 （）A、 從飽與區(qū) 線性區(qū) 截止區(qū)B、 從飽與區(qū) 截止區(qū) 線性區(qū)C、 從

10、截止區(qū) 飽與區(qū) 線性區(qū)D、 從截止區(qū) 線性區(qū) 飽與區(qū)40、對(duì)于共源共柵放大電路, 如果考慮器件得襯底偏置效應(yīng), 則電壓增益會(huì)（）A、增大B、不變C、減小D、可能增大也可能減小 灃鈮顆煩絲規(guī)蕆。41、在當(dāng)今得集成電路制造工藝中，工藝制造得IC 在功耗方面具有最大得優(yōu)勢(shì)。（）億廢獸縞鋮潿鯛。A、MOSB、 CMOSC、 BipolarD、 BiCMOS狽嗩鏢鳧輜駔嶸。42、 保證溝道寬度不變得情況下，采用電流源負(fù)載得共源級(jí)為了提高電壓增益，可以。（） 縱綾壽縐濁鷗軒。A、 減小放大管得溝道長(zhǎng)度，減小負(fù)載管得溝道長(zhǎng)度；B、 減小放大管得溝道長(zhǎng)度，增加負(fù)載管得溝道長(zhǎng)度；C、 增加放大管得溝道長(zhǎng)度，減小

11、負(fù)載管得溝道長(zhǎng)度；D、 增加放大管得溝道長(zhǎng)度，增加負(fù)載管得溝道長(zhǎng)度。43、 隨著微電子工藝水平提高 ,特征尺寸不斷減小 ,這時(shí)電路得工作電壓會(huì)。（） 韞噴檣詒騰噸紋。A、不斷提高B、不變C、可大可小D、不斷降低 銼難腫餌繹儻減。44、NMOS管中，如果 V 電壓變得更負(fù)，則耗盡層。（）B艦鯀鱉藍(lán)勞燾敵。A、不變B、變得更窄C、變得更寬D、幾乎不變45、 在 CMOS差分輸入級(jí)中 , 下面得做法哪個(gè)對(duì)減小輸入失調(diào)電壓有利（）A、減小有源負(fù)載管得寬長(zhǎng)比B、提高靜態(tài)工作電流、C、減小差分對(duì)管得溝道長(zhǎng)度與寬度D、提高器件得開(kāi)啟 (閾值 )電壓二、簡(jiǎn)答題1.CMOS模擬集成電路中， PMOS管得襯底應(yīng)該

12、如何連接？為什么？（5 分）解：在 CMOS工藝中，由于 PMOS管做在 N型得“局部襯底”也就就是N 阱里面，因此 PMOS管得局部襯底接局部高電位。 洶癩蟯褸錘歲瀦。2、 什么就是 N 阱？（ 5 分）解： CMOS工藝中， PMOS管與 NMOS管必須做在同一襯底上，若襯底為P 型，則PMOS管要做在一個(gè) N型得“局部襯底” 上，這塊與襯底摻雜類型相反得N 型“局部襯底”叫做 N 阱。 罌鰉髖鯔籜鄆觶。3、解釋什么叫溝道長(zhǎng)度調(diào)制效應(yīng)？（ 5 分）解： MOS晶體管存在速度飽與效應(yīng)。器件工作時(shí)，當(dāng)漏源電壓增大時(shí)，實(shí)際得反型層溝道長(zhǎng)度逐漸減小， 即溝道長(zhǎng)度就是漏源電壓得函數(shù)，這一效應(yīng)稱為 “

13、溝道長(zhǎng)度調(diào)制效應(yīng)” 鸝嚀懸絆覺(jué)戩裝。4、何謂 MOS 管得跨導(dǎo)？寫出 NMOS 管在不同工作區(qū)域中得跨導(dǎo)表達(dá)式。（10 分）解：漏電流得變化量除以柵源電壓得變化量稱之為跨導(dǎo)。放大區(qū)：飽與區(qū)：截止區(qū)：電流為0 無(wú)跨導(dǎo)5、IC 設(shè)計(jì)常用軟件有哪些？（10 分）解： Cadence、Mentor Graphics與 Synopsys6、CMOS模擬集成電路中， NMOS 管得襯底應(yīng)該如何連接？為什么？（5 分）解： NMOS襯底接最低電位；目得就是為了讓襯底PN結(jié)反偏，限制載流子只在溝道里流動(dòng)。7、簡(jiǎn)單說(shuō)明模擬集成電路芯片一般得設(shè)計(jì)流程。（5 分）8、何謂 MOS 管得跨導(dǎo)？寫出 PMOS管在不同工

14、作區(qū)域中得跨導(dǎo)表達(dá)式。 （10 分）解：漏電流得變化量除以柵源電壓得變化量稱之為跨導(dǎo)。放大區(qū) :gm=p飽與區(qū) ;截止區(qū)：電流為 0 無(wú)跨導(dǎo)9、以 NMOS 為例，忽略高階效應(yīng)，寫出器件工作得三個(gè)狀態(tài)得條件，并寫出三個(gè)狀態(tài)下得 I-V 特性方程，推導(dǎo)不同工作狀態(tài)下得跨導(dǎo)表達(dá)式。（ 10 分）潤(rùn)廟檣壯棟擻膚。解：其各段工作情況為：當(dāng) VGS-VTH 0 時(shí)，管子導(dǎo)通，此時(shí)，若 VDSVGS-VTH 時(shí)，管子處于飽與區(qū)，漏電流基本保持不變。 龔剝禱釀龕滄婭。線性區(qū)：飽與區(qū)：10、簡(jiǎn)單描述 N 阱 CMOS工藝得主要流程步驟， 畫出 N 阱 CMOS工藝下得 CMOS器件剖面示意圖。（10 分） 欏

15、韻鰻贛嬸辮顯。解：主要工藝流程步驟為：晶圓準(zhǔn)備；雜質(zhì)注入擴(kuò)散；氧化；光刻；腐蝕；淀積；CMOS器件剖面示意圖為：11、分析差分電路中器件不匹配對(duì)差分對(duì)性能所造成得影響。（5 分）12、 給出下圖電路中得Vout 表達(dá)式。（R1=R2） (5 分)13、寫出 NMOS 管構(gòu)成得基本電流鏡在忽略溝道長(zhǎng)度調(diào)制情況下得輸出電流I out與參考電流得關(guān)系式I REF 。 (5 分)鄆側(cè)鏷醫(yī)慚頸會(huì)。VddM3M4I REFIoutM1M2解：NMOS管構(gòu)成得基本電流鏡Iout /Iref =(w/l)2 /(w/l)114、 圖(a)就是什么結(jié)構(gòu) ?圖 (b)忽略了溝道調(diào)制效應(yīng)與體效應(yīng)。如果體效應(yīng)不能忽略

16、，請(qǐng)畫出 Vin 與 Vout 得關(guān)系曲線，并出解釋。(10 分)櫸弒縟棟趕棧爍。15、 畫出下圖得小信號(hào)等效電路，推導(dǎo)Rin 得表達(dá)式。 (10 分)16、 什么就是體效應(yīng)？體效應(yīng)會(huì)對(duì)電路產(chǎn)生什么影響？（5 分）解：理想情況下就是假設(shè)晶體管得襯底與源就是短接得， 實(shí)際上兩者并不一定電位相同，當(dāng) VB 變得更負(fù)時(shí)， VTH增加，這種效應(yīng)叫做體效應(yīng)。體效應(yīng)會(huì)改變晶體管得閾值電壓。 紳獪禱懼釗齦癇。17、帶有源極負(fù)反饋得共源極放大電路相對(duì)于基本共源極電路有什么優(yōu)點(diǎn)？（10分）解：由帶有源極負(fù)反饋得共源極放大電路得等效跨導(dǎo)表達(dá)式得，若 RS1/gm，則 Gm 1/RS， 所以漏電流就是輸入電壓得線性

17、函數(shù)。所以相對(duì)于基本共源極電路，帶有源極負(fù)反饋得共源極放大電路具有更好得線性。嗩鈣轅漬諉齲鋱。三、計(jì)算題1. MOS 管得跨導(dǎo)對(duì)于由 MOS 管構(gòu)成得電路性能有重大得影響，試分析以下三種情況，跨導(dǎo)隨著某一個(gè)參數(shù)變化， 而其她參數(shù)保持恒定時(shí)得特性， 畫出相應(yīng)曲線 颮纏戶掃窺緲蠐。（ 1） W/L 不變時(shí)， gm 與 (VGS-VTH ) 得變化曲線；（ 2） W/L 不變時(shí)， gm 與 ID 得變化曲線；（ 3） ID 不變時(shí)， gm 與 (VGS-VTH ) 得變化曲線。 （共 15 分）2. 對(duì)于下圖所示得兩個(gè)電路，分別求解并畫出 IX 與晶體管跨導(dǎo)關(guān)于 VX 得函數(shù)曲線草圖， VX 從 0 變化到 1、5 V 。 （20 分） 產(chǎn)聶詢皚儺?dāng)\頓。圖（ a）解：圖（ b） 負(fù)鱉軋謝媽巋鏘。3 、下圖就是哪種類型得放大器？有哪些優(yōu)點(diǎn)？寫出其增益表達(dá)式。其中（15 分）第 1 題4、畫出帶隙基準(zhǔn)得構(gòu)成原理框圖，說(shuō)明帶隙得含義，并設(shè)計(jì)一個(gè)帶隙基準(zhǔn)實(shí)現(xiàn)電路。 （20 分）解：帶隙基準(zhǔn)得構(gòu)成原理圖如下圖所示：它就是利用VBE得負(fù)溫度系數(shù)與Vt得正溫度系數(shù)相結(jié)合，從而實(shí)現(xiàn)0 溫度系數(shù)得電壓參考。根據(jù)以上原理圖，可以得到，因?yàn)樵谑覝叵? 然而，我們可以 令，選擇使得, 也就就是即可得到零溫度系數(shù)，則此時(shí),剛好等于硅得帶隙能量，所以稱為帶隙基準(zhǔn)