簡易時鐘的設(shè)計(jì)方案

1、摘要本課程設(shè)計(jì)要緊介紹了運(yùn)用ED徽術(shù)實(shí)現(xiàn)“電子時鐘”的設(shè)計(jì)，以達(dá)到對ED徽術(shù)的熟練把握，提升對ED微術(shù)及應(yīng)用課程所學(xué)的內(nèi)容的把握和應(yīng)用，文介紹一種利用FPGAT編程邏輯器件設(shè)計(jì)數(shù)字電子時鐘的方式及進(jìn)程。文中包括各部份程序及通過max-plusII仿真的波形。通過對max-plusII的利用熟悉max-plusII仿真軟件的工作方式及應(yīng)用。關(guān)鍵字：EDAFPGA電子時鐘max-plusII目錄摘要I1 .設(shè)計(jì)方案及原理21.1 設(shè)計(jì)方案21.2 設(shè)計(jì)原理22 .設(shè)計(jì)進(jìn)程42.1 頂層設(shè)計(jì)42.2 各個模塊程序及波形42.2.1 小時模塊42.2.2 分鐘模塊62.2.3 秒鐘模塊72.2.4 數(shù)

2、碼管譯碼模塊92.2.5 數(shù)碼管片選模塊102.2.6 數(shù)碼管掃描模塊112.2.7 分頻模塊122.3 硬件電路圖15總結(jié)16參考資料17附錄I簡易時鐘電路圖18附錄H元件清單19依照電路特點(diǎn)，可用層次化結(jié)構(gòu)化設(shè)計(jì)概念。將此項(xiàng)設(shè)計(jì)任務(wù)分成假設(shè)干模塊：(1) 時鐘模塊：由外部晶振提供；(2) 秒鐘模塊：對秒進(jìn)行60循環(huán)計(jì)數(shù)，并向分鐘產(chǎn)生進(jìn)位，同時具有調(diào)分功能；(3) 分鐘模塊：對分進(jìn)行60循環(huán)計(jì)數(shù)，并向小時產(chǎn)生進(jìn)位，同時具有調(diào)時功能；(4) 小時模塊：對小時進(jìn)行24進(jìn)制循環(huán)計(jì)；。(5)10分頻器和4分頻器：將外部時鐘分頻為1Hz的時鐘信號；(6)6選1掃描顯示：(7)7段數(shù)碼管譯碼器：譯出數(shù)碼

3、管要顯示的數(shù)字。電子鐘是一個將“時”“分”顯示于人的視覺器官的計(jì)時裝置。它的計(jì)時周期為24小時；顯示滿刻度為23時59分59秒，秒由兩個數(shù)碼管顯示，將標(biāo)準(zhǔn)秒信號送入“秒計(jì)數(shù)器”，每累加60秒發(fā)送一個“分脈沖”信號，該信號將被送到“時計(jì)數(shù)器”?！皶r計(jì)數(shù)器”采納24進(jìn)制計(jì)數(shù)器，可實(shí)現(xiàn)對一天24小時的累計(jì)。譯碼顯示電路將“時”“分”“秒”計(jì)數(shù)器的輸出狀態(tài)六段顯示譯碼器譯碼。通過六位LED七段顯示器顯示出來。數(shù)字鐘結(jié)構(gòu)組成框圖如圖1.2.1。圖1.2.1數(shù)字鐘結(jié)構(gòu)方框圖2.設(shè)計(jì)進(jìn)程頂層文件是將各個模塊連接在一路的模塊。其中，clk提供時鐘信號，setmin用來調(diào)劑分鐘，sethour用來調(diào)劑小時。輸出

4、cout2.0是片選信號，輸出a6.0連接7段數(shù)碼管的7個引腳。其頂層文件的電路圖如圖2.1.1。圖2.1.1頂層圖小時模塊的電路圖如圖2.2.1,其中，H13.0是小時的高位,當(dāng) H13.0H03.0是小時的低位。當(dāng)H03.0計(jì)到9時向高位進(jìn)與H03.0別離計(jì)到0010和0011時,自動為0000。HOURCILKMJL31.-0a圖2.2.1小時模塊libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityhourisport(clk:instd_logic;h1,h0:outstd_logic_

5、vector(3downto0);endhour;architectureartofhourissignalcnt1,cnt0:std_logic_vector(3downto0);beginprocess(clk)beginifclk'eventandclk='1'thenifcnt1="0010"thenifcnt0="0011"thencnt0<="0000"cnt1<="0000"elsecnt0<=cnt0+1;endif;elsifcnt0="1001

6、"thencnt0<="0000"cnt1<=cnt1+1;elsecnt0<=cnt0+1;endif;endif;h1<=cnt1;h0<=cnt0;endprocess;endart;小時模塊的波形圖如圖2.2.2分鐘模塊的電路圖如圖2.2.3,其中，MIN13.0是分鐘的高位，MIN03.0是分鐘的低位。當(dāng)MIN13.0計(jì)到9時向高位進(jìn)一。當(dāng)MIN13.0與MIN03.0別離計(jì)到0101和1001時，自動為0000。SETHOUR調(diào)時操縱。其分鐘模塊的電路圖如圖2.2.3。libraryieee;useieee.std_log

7、ic_1164.all;useieee.std_logic_unsigned.all;entityminuisport(sethour,clk:instd_logic;min1,min0:outstd_logic_vector(3downto0);c0:outstd_logic);endminu;architectureartofminuissignalcnt1,cnt0:std_logic_vector(3downto0);signalcc1,cc2:std_logic;begincc2<=(sethourandclk);c0<=(cc1orcc2);process(clk,se

8、thour)beginifclk'eventandclk='1'thenifcnt1="0101"thenifcnt0="1001"thencc1<='1'cnt0<="0000"cnt1<="0000"elsecnt0<=cnt0+1;cc1<='0'endif;elsifcnt0="1001"thencnt0<="0000"cnt1<=cnt1+1;cc1<='

9、0'elsecnt0<=cnt0+1;cc1<='0'endif;endif;min1<=cnt1;min0<=cnt0;endprocess;endart;分鐘模塊的波形圖如圖2.2.4。Sart1Chs司(.End-iDOduskrtevral-iDDIlumpiiirif'Viiufl；12Ous3.D瞧4口嶺5.0HB.OU&Qus90u$KLQugII.Oue12加13)-rr* ?eihcurrnlRT血mULRH血JUUL皿miTJl向WM#幾亞血皿皿皿RMW上一，一”nHUn；12K3*Xunr俄壹夠盛也甌概甦履頗

10、賽懶腿能咦酸亞硬度超激腿碰艇郊秒鐘模塊的電路圖如圖2.2.5,其中，SEC13.0是秒鐘的高位，SEC03.0是秒鐘的低位。當(dāng)SEC13.0計(jì)到9時向高位進(jìn)一。當(dāng)SEC13.0與SEC03.0別離計(jì)到0101和1001時,自動為0000°SETMIN是調(diào)時操縱。秒鐘模塊的電路圖如圖2.2.2。CLK占王心，|3.""KETMIN«ECO3g.圖2.2.5秒鐘模塊libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysecondisport(clk,setmi

11、n:instd_logic;sec1,sec0:outstd_logic_vector(3downto0);c0:outstd_logic);endsecond;architectureartofsecondissignalcnt1,cnt0:std_logic_vector(3downto0);signalcc1,cc2:std_logic;begincc2<=(setminandclk);c0<=(cc1orcc2);process(clk,setmin)beginifclk'eventandclk='1'thenifcnt1="0101&qu

12、ot;andcnt0="1000"thencc1<='1'cnt0<="1001"elsifcnt0<"1001"thencnt0<=cnt0+1;cc1<='0'elsecnt0<="0000"ifcnt1<"0101"thencnt1<=cnt1+1;cc1<='0'elsecnt1<="0000"cc1<='1'endif;endif;end

13、if;sec1<=cnt1;sec0<=cnt0;endprocess;endart;其秒鐘模塊的波形圖如圖2.2.6Start限口"三回EM|100.隨Inters,|皿皿Ha噬 b# -期喻3 seel7 seeflValue加dUus5Ous6Ous?.OusO.Ous9Dus'O.Qus-KusiZOus：13Dn>140MwutautortJMtaiutauimuviJuirtwtauutauiri_.匚JH3T213*1-X5);0H：廉顫疑戳喊碰我姆寇福跡頤娜遮痂畫B圖2.2.6秒鐘模塊波形數(shù)碼管譯碼模塊用來譯出數(shù)碼管要顯示的數(shù)字。其電路圖如圖

14、2.2.7 0DISPJ)30】or-d.or-libraryieee;useieee.std_logic_1164.all;entitydispisport(d:instd_logic_vector(3downto0);q:outstd_logic_vector(6downto0);end;architectureoneofdispisbeginprocess(d)begincasediswhen"0000"=>q<="0111111”;when"0001"=>q<="0000110”;when"0

15、010"=>q<="1011011”;when"0011"=>q<="1001111”;when"0100"=>q<="1100110”;when"0101"=>q<="1101101”;when"0110"=>q<="1111101”;when"0111"=>q<="0100111”;when"1000"=>q<=&quo

16、t;1111111”;when"1001"=>q<="1101111”;whenothers=>q<="0000000”;endcase;endprocess;endone;數(shù)碼管片選模塊用來選擇數(shù)碼管哪一時刻有效。其電路圖如圖2.2.8 。：<TljKCfD4JFr-*.-Ti>r,«inir1r1ivn,aaraira'iinalibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycn6isport(

17、clk:instd_logic;cout:outstd_logic_vector(2downto0);endcn6;architecturertlofcn6issignalq:std_logic_vector(2downto0);beginprocess(clk)beginif(clk'eventandclk='1')thenif(q=5)thenq<="000"elseq<=q+1;endif;endif;endprocess;cout<=q;endrtl;數(shù)碼管片選模塊的波形圖如圖2.2.9。Start:|口口叔11川End:|

18、伽口的|Ititerval:叫口仇$Name-Value,I500.0(15LOust5us2.OusKmJiTLrurm_a_hLnLrL數(shù)碼管掃描模塊用來顯示輸出的數(shù)字。A3.0與B3.0別離接秒鐘的高地位。C3.0與D3.0別離接分鐘模塊的高地位。E3.0與F3.0別離接小時模塊的高低位。其電路圖如圖2.2.10。libraryieee;useieee.std_logic_1164.all;entitysel61isport(sel:instd_logic_vector(2downto0);a,b,c,d,e,f:instd_logic_vector(3downto0);q:outstd

19、_logic_vector(3downto0);end;architecturertlofsel61isbeginprocess(a,b,c,d,e,f,sel)variablecout:std_logic_vector(3downto0);begincaseseliswhen"000"=>cout:=a;when"001"=>cout:=b;when"010"=>cout:=c;when"011"=>cout:=d;when"100"=>cout:=e;wheno

20、thers=>cout:=f;endcase;q<=cout;endprocess;endrtl;10分頻電路用來對時鐘信號十分頻。10分頻電路如圖2.2.111.1 圖2.2.11 10分頻電路libraryieee;useieee.std_logic_1164.all;entityfen10isport(clk:instd_logic;q:outstd_logic);endfen10;architecturefen_arcoffen10isbeginprocess(clk)variablecnt:integerrange0to9;beginifclk'eventandc

21、lk='1'thenifcnt<9thencnt:=cnt+1;q<='0'elsecnt:=0;q<='1'endif;endif;endprocess;endfen_arc;十分頻器波形圖如圖2.2.12。圖2.2.12十分頻器波形圖四分頻模塊電路圖如圖2.2.13。FEN4CL_libraryieee;useieee.std_logic_1164.all;entityfen4isport(clk:instd_logic;q:outstd_logic);endfen4;architecturefen_arcoffen4isb

22、eginprocess(clk)variablecnt:integerrange0to3;beginifclk'eventandclk='1'thenifcnt<3thencnt:=cnt+1;q<='0'elsecnt:=0;q<='1'endif;endif;endprocess;endfen_arc;Stsrl:OMm二I田End:OOlus|Inter慟|100公Name.L-cIkSOO.Jns1加sValue:1H2本電路采納FPGAK片EP1K10TC144-1,外加有源晶振L_.t1A圖2.2.14硬件電路圖總結(jié)通過這次設(shè)計(jì)，進(jìn)一步加深了對EDA勺了解，讓我對它有了加倍濃厚的愛好。在編寫頂層文件的程序時，碰到了很多問題，專門是各元件之間的連接，和信號的概念，老是有錯誤的存在，可是在我細(xì)心的檢查下，終于找出了錯誤和警告的所在，排除困難后，程序編譯就通過了。在剛開始做實(shí)驗(yàn)的時,做起來感覺有點(diǎn)困難，很多的步驟都不記得，可是仍是試探著繼續(xù)做完了實(shí)驗(yàn)，后來的實(shí)驗(yàn)就容易多了。在這次實(shí)驗(yàn)中也碰到了很多問題，開始的時候我先是決定做數(shù)字鐘那