第1213章_數(shù)字電路基礎(chǔ)知識(shí)

1、課題序號(hào)授課班級(jí)機(jī)電2授課課時(shí)授課形式理論授課授課章節(jié)名稱第12章 數(shù)字電路基礎(chǔ)知識(shí)12.1 數(shù)字電路概述 12.2 二進(jìn)制數(shù)12.3 基本邏輯門12.4 組合邏輯門使用教具教學(xué)重點(diǎn)教學(xué)難點(diǎn)更新、補(bǔ)充、刪節(jié)內(nèi)容課外作業(yè)教學(xué)后記一、二進(jìn)制數(shù)1、二進(jìn)制-十進(jìn)制的互換規(guī)則 （1）二進(jìn)制化為十進(jìn)制 方法：為“乘權(quán)相加法”； （2 ）十進(jìn)制化為二進(jìn)制 方法：為“除 2 取余倒記法”；解：二、基本邏輯門電路1、邏輯電路的幾個(gè)規(guī)定 （1）高、低電平規(guī)定 高低電平不是一個(gè)固定值，而是一個(gè)電平變化范圍，如圖 12.3.1(a) 所示。 在集成邏輯門電路中規(guī)定 ： 標(biāo)準(zhǔn)高電

2、平高電平的下限值； 標(biāo)準(zhǔn)低電平低電平的上限值。（2）正、負(fù)邏輯規(guī)定 正邏輯：用 1 表示高電平，用 0 表示低電平的邏輯體制。 負(fù)邏輯：用 1 表示低電平，用 0 表示高電平的邏輯體制。圖 12.3.1正邏輯和負(fù)邏輯 （a）正邏輯（b）負(fù)邏輯 2、基本邏輯門 （1）與邏輯門 真值表 表12.3.1與門真值表輸入 輸出 ABY001101010001邏輯函數(shù)式Y(jié)A·B邏輯功能 全 1 出 1，有 0 出 0。 （2） 或邏輯門 真值表表1

3、2.3.2或門真值表輸入 輸出 ABY001101010111邏輯函數(shù)式 Y = A + B 邏輯功能：“全 0 出 0，有 1 出 1”， （3）非邏輯門 真值表 表12.3.3非門真值表輸入 輸出 AY01 10 邏輯函數(shù)式為 邏輯功能：有 0 出 1，有 1 出 0。3、常用組合邏輯門 （1）與非門 邏輯符號(hào)： 函數(shù)表達(dá)示式： 真值表：ABA × B0011010100011110邏輯功能： 全 1 出 0，有 0

4、60;出 1（2）或非門 邏輯符號(hào)： 函數(shù)表達(dá)示式： 真值表：ABA × B0011010101111000邏輯功能 ： 全 0 出 1，有 1 出 0（3）與或非門 邏輯符號(hào)： 函數(shù)表達(dá)示式： 真值表：ABCDY00000000111111110000111100001111001100110011001101010101010101011110111011100000 邏輯功能： 當(dāng)輸入端中任何一組全為 1 時(shí)，輸出即為 0；只有各組輸入都至少有一個(gè)為 0 時(shí)，

5、 輸出才為 1 （4）異或門 邏輯符號(hào)： 函數(shù)表達(dá)示式：上式通常也寫成：Y = AB真值表： ABY001101010110邏輯功能： 當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為 0 或都為 1)時(shí)輸出為 0；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(一個(gè)為 0，另一個(gè)為 1)時(shí)，輸出端為 1 。 （5）同或門 邏輯符號(hào)： 函數(shù)表達(dá)示式： 真值表：AB Y 001101011001 邏輯函數(shù)式： 通常也寫成：Y = A B 邏輯功能 當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為 0 或都為 1)時(shí)輸出為 1；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(一個(gè)為 0，另一個(gè)為 1)時(shí)，輸出端為 0

6、 （6）三態(tài)門 在門電路上加一個(gè)使能端，使其輸出狀態(tài)有高電平、低電平和高阻三個(gè)狀態(tài)。 邏輯符號(hào)：使能端，控制輸出狀態(tài)。邏輯功能：= 1 時(shí)，三態(tài)門呈高阻狀態(tài)；= 0 時(shí)，門電路恢復(fù)反相器常態(tài)，即 Y =。用途：實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目刂?。（圖b） = 0，= 1，= 1時(shí)，、呈高阻態(tài)，送數(shù)據(jù)到總線；= 1，= 0，= 1 時(shí)，、呈高阻態(tài)，送數(shù)據(jù)到總線；= 1，= 1，= 0 時(shí)，、呈高阻態(tài)，送數(shù)據(jù)到總線。（7）OC 門 輸出晶體管集電極開(kāi)路的 TTL “與非門”電路。 邏輯符號(hào)： 圖 12.4.7OC 門電路邏輯符號(hào) 邏輯功能：OC 門同與非門一樣 作

7、用：作為計(jì)算機(jī)的母線驅(qū)動(dòng)器； 注意：使用時(shí)要外接負(fù)載電阻四、組合邏輯門電路功能特點(diǎn) 1任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定； 2電路沒(méi)有記憶功能課題序號(hào)授課班級(jí)機(jī)電2授課課時(shí)授課形式理論授課授課章節(jié)名稱12.5 邏輯代數(shù)和應(yīng)用使用教具教學(xué)重點(diǎn)教學(xué)難點(diǎn)更新、補(bǔ)充、刪節(jié)內(nèi)容課外作業(yè)教學(xué)后記一、邏輯代數(shù)概述邏輯代數(shù)是研究邏輯電路的數(shù)學(xué)工具。 邏輯變量：邏輯代數(shù)的變量。在邏輯電路里，它的輸入、輸出狀態(tài)相當(dāng)于邏輯變量。 邏輯變量的表示：用大寫字母 A、B、C 等標(biāo)記。邏輯變量特征：只有 0 和 1 兩種取值。二、邏輯函數(shù)式 1、邏輯函數(shù)式：邏輯變量

8、用邏輯運(yùn)算符號(hào)連接起來(lái)，就成為邏輯函數(shù)式。 如： ； 。2、組合邏輯電路：僅由基本門電路(在不加反饋的情況下)組成的邏輯電路稱為組合邏輯電路。三、邏輯代數(shù)基本定律及其應(yīng)用1、邏輯代數(shù)基本定律 交換律 ；結(jié)合律分配律互補(bǔ)律 ；反演律(又稱摩根定律) ；=+注意：邏輯函數(shù)等式表示等號(hào)兩邊的函數(shù)式代表的邏輯電路所具有的邏輯功能是相同的。 2、邏輯函數(shù)的化簡(jiǎn)(代數(shù)法)代數(shù)法：運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡(jiǎn)邏輯函數(shù)式的方法。 化簡(jiǎn)的目的：使表達(dá)式是最簡(jiǎn)式。 最簡(jiǎn)式的含義：乘積項(xiàng)的項(xiàng)目是最少的；每個(gè)乘積項(xiàng)中，變量的個(gè)數(shù)為最少。 化簡(jiǎn)方法： 1并項(xiàng)法 利用的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。

9、2吸收法 利用的關(guān)系，消去多余的項(xiàng)。 3消去法 利用的關(guān)系，消去多余的因子。 4配項(xiàng)法 利用的關(guān)系，將其配項(xiàng)，然后消去多余的項(xiàng)。 3、邏輯代數(shù)在邏輯電路中的應(yīng)用實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡(jiǎn)有繁，利用邏輯代數(shù)化簡(jiǎn)，可以得到簡(jiǎn)單合理的電路。課題序號(hào)授課班級(jí)機(jī)電2授課課時(shí)授課形式理論授課授課章節(jié)名稱13.1 觸發(fā)器的基本形式13.3 放止空翻的觸發(fā)器13.4幾種邏輯功能不同的觸發(fā)器13.5 集成觸發(fā)器的型號(hào)及應(yīng)用舉例使用教具教學(xué)重點(diǎn)教學(xué)難點(diǎn)更新、補(bǔ)充、刪節(jié)內(nèi)容課外作業(yè)教學(xué)后記13.1.1 基本RS觸發(fā)器一、電路組成二、邏輯功能RS觸發(fā)器的狀態(tài)決定于輸入端RD和SD的高、低電平。根據(jù)“與非”門的邏輯

10、關(guān)系，有： 時(shí)， ，為0態(tài)，也稱為復(fù)位狀態(tài)； 時(shí)， ，為1態(tài)，也稱為置位狀態(tài)； 時(shí)，兩個(gè)“與非”門同時(shí)打開(kāi)，鎖定電路的原狀態(tài)（即Q原來(lái)為0仍為0， 原來(lái)為1仍為1），稱為保持狀態(tài)。 時(shí)，兩個(gè)“與非”門同時(shí)被0封鎖，兩個(gè)輸出端都為1，呈不定狀態(tài)。正常使用時(shí)，這種情況是不允許的。真值表：RDSDQn+1功能00×不允許010置0101置111Qn保持RSQQ置1置0置1置1置1保持不允許13.1.2 鐘控同步RS觸發(fā)器一、電路組成圖13.1.2 鐘控同步RS觸發(fā)器電路二、邏輯功能 在時(shí)鐘脈沖為低電平即CP=0時(shí)，G3、G4門被封鎖，因此不管SD、RD端輸入信號(hào)如何變化，G3、G4的輸出都

11、為1，觸發(fā)器保持原狀。當(dāng)時(shí)鐘脈沖跳變?yōu)楦唠娖郊碈P=1時(shí)，則G3、G4被打開(kāi)，觸發(fā)器的狀態(tài)就由SD和RD的輸入信號(hào)來(lái)決定。真值表：CPRSQn+1功能0××Qn保持100Qn保持1011置11100置0111×不允許13.2計(jì)數(shù)觸發(fā)型鐘控同步RS觸發(fā)器及其空翻現(xiàn)象13.2.1.計(jì)數(shù)觸發(fā)型鐘控同步RS觸發(fā)器觸發(fā)器的主要用途之一就是構(gòu)成計(jì)數(shù)電路，完成計(jì)數(shù)功能，電路構(gòu)成特點(diǎn)：在一個(gè)鐘控同步RS觸發(fā)器基礎(chǔ)上，將控制門G3、G4的輸入端R、S分別與觸發(fā)器的輸出端Q和相連。設(shè)觸發(fā)器的初始狀態(tài)為0，則；當(dāng)?shù)谝粋€(gè)計(jì)數(shù)脈沖到來(lái)（即CP = 1）時(shí)，Q由0變1、由1變0；當(dāng)?shù)谝粋€(gè)CP

12、作用后，S = = 0、R = Q = 1：當(dāng)?shù)诙€(gè)CP到來(lái)時(shí)，觸發(fā)器置0。結(jié)論，每來(lái)一個(gè)計(jì)數(shù)脈沖，觸發(fā)器就翻轉(zhuǎn)一次，觸發(fā)器翻轉(zhuǎn)的次數(shù)反映了計(jì)數(shù)脈沖的數(shù)目，實(shí)現(xiàn)了計(jì)數(shù)功能。真值表：CPRSQn+1功能0××Qn保持1Qn=0=11取反1Qn =1=00取反13.2.2計(jì)數(shù)觸發(fā)型鐘控同步RS觸發(fā)器的空翻現(xiàn)1正常工作條件：時(shí)鐘脈沖的寬度必須足夠窄。2出現(xiàn)問(wèn)題：空翻現(xiàn)象?？辗F(xiàn)象若時(shí)鐘脈沖較寬，造成觸發(fā)器動(dòng)作混亂，在一個(gè)時(shí)鐘脈沖內(nèi)出現(xiàn)多次翻轉(zhuǎn)。13.3 放止空翻的觸發(fā)器一、主從RS觸發(fā)器電路結(jié)構(gòu)（a）電路圖 （b）邏輯符號(hào) 圖13.3.1主從RS觸發(fā)器電路二、邏輯功能設(shè)觸發(fā)器輸出

13、狀態(tài)為Q = 0。 當(dāng)CP = 1時(shí)，主觸發(fā)器狀態(tài)翻轉(zhuǎn)，Q¢ = 1；從觸發(fā)器不能翻轉(zhuǎn)，輸出Q = 0不變。 當(dāng)CP = 0時(shí)，主觸發(fā)器不翻轉(zhuǎn)，Q¢ = 1不變；從觸發(fā)器翻轉(zhuǎn)，Q = 1。真值表：CPRSQn+1功能Qn=0=11取反Qn =1=00取反13.4幾種邏輯功能不同的觸發(fā)器13.4.1 J-K觸發(fā)器一、電路結(jié)構(gòu) （a）電路圖 （b）邏輯符號(hào) 圖13.4.1主從式J-K觸發(fā)器電路二、邏輯功能當(dāng)J = K = 1時(shí)， ；當(dāng)J = K = 0時(shí)，Qn + 1 = Qn；當(dāng)J = 1、K = 0時(shí)Qn + 1 = 1；當(dāng)J = 0、K = 1時(shí)， 。真值表：CPJKQn

14、+1功能00Qn保持010置0101置111取反 13.4.2 D觸發(fā)器一、電路結(jié)構(gòu) （a）D觸發(fā)器的電路 （b）邏輯符號(hào) 圖13.4.2維持阻塞型D觸發(fā)器電路二、邏輯功能CP=0時(shí)，電路狀態(tài)保持原態(tài)。若D=1，則為G4門打開(kāi)、觸發(fā)器置1做準(zhǔn)備；若D=0，則為G3門打開(kāi)、觸發(fā)器置0做準(zhǔn)備。當(dāng)CP由0跳變?yōu)?時(shí)，觸發(fā)器接收數(shù)據(jù)，D=1則觸發(fā)器置1，D=0則觸發(fā)器置0。CP=1期間，即使輸入D發(fā)生變化，電路狀態(tài)也不隨之發(fā)生變化。真值表：CPDQn+1功能00復(fù)位11置位13.4.3 T觸發(fā)器和T觸發(fā)器一、T觸發(fā)器 利用JK觸發(fā)器可以構(gòu)成一種具有狀態(tài)保持和翻轉(zhuǎn)功能的觸發(fā)器，稱作T觸發(fā)器。把JK觸發(fā)器

15、的J端和K端相接作為控制端，稱為T端。如下圖所示。功能： T=0Qn+1=Qn T=1二、T觸發(fā)器 將T觸發(fā)器的T端連接到高電平1，觸發(fā)器僅僅具有狀態(tài)翻轉(zhuǎn)的功能，此時(shí)稱為T觸發(fā)器。特性方程為： 13.4.4 邊沿觸發(fā)器 邊沿觸發(fā)器只在時(shí)鐘脈沖信號(hào)CP的上升沿或下降沿時(shí)刻接收信號(hào)，電路狀態(tài)才可能發(fā)生變化，從而提高了觸發(fā)器工作的可靠性和抗干擾能力。邊沿觸發(fā)器主要有維持阻塞D觸發(fā)器、邊沿JK觸發(fā)器等。13.5 集成觸發(fā)器的型號(hào)及應(yīng)用舉例13.5.1 觸發(fā)器的型號(hào)及外引線示例 說(shuō)明：符號(hào)上加橫線的，表示負(fù)脈沖（低電平）有效；不加橫線的，表示正脈沖（高電平）有效。N表示空腳。雙觸發(fā)器以上其輸入、輸出符號(hào)前寫同一數(shù)字的，表示屬于同一觸發(fā)器。VCC電源一般為 + 5 V，VDD電源一般為 + 3 18V。13.5.2 觸發(fā)器簡(jiǎn)單應(yīng)用實(shí)例一、分頻器應(yīng)用一片CC4027雙JK集成觸發(fā)器中一個(gè)單元電路，可構(gòu)成2分頻器。從1CP端輸入2個(gè)時(shí)鐘脈沖，則在1Q的輸出端只輸出1個(gè)脈沖，實(shí)現(xiàn)了2分頻。即fO=f1/2二、多路控制的開(kāi)關(guān)電路用一片CC4013正邊沿觸發(fā)雙