模電數(shù)電題面精彩試題集錦

1、模擬電路知識1基爾霍夫定理的內(nèi)容是什么？基爾霍夫定律包括電流定律和電壓定律電流定律：在集總電路中，任何時(shí)刻，對任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流的代數(shù)和恒等于零。電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。2、描述反饋電路的概念，列舉他們的應(yīng)用。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。 負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和 非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用。電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。

2、電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。3、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R、L和C組成有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。 但集成運(yùn)放帶寬有限， 所以目前的有源濾波電路的工作頻率難以做 得很高。6、 FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程 ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，

3、半定制集成電路。與門陣列等其它ASIC（Application Specific IC）相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本 低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。7、什么叫做 OTP片、掩膜片，兩者的區(qū)別何在？OTP means one time program，一次性編程MTP means multi time program，多次性編程OTP（ One Time Program ）是MCU的一種存儲器類型MCU按其存儲器類型可分為MASK（掩模）ROM、OTP（一次性可編程）ROM、FLASHROM等類型。MASKROM 的MCU價(jià)格便宜，但程序在

4、出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場合； FALSHROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對價(jià)格不敏感的 應(yīng)用場合或做開發(fā)用途；OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定 靈活性，又要求低成本的應(yīng)用場合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。8單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的 5V。接下來就是檢查復(fù)位引腳電壓是否正常。分別測量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值， 看是否正確。然后再檢查晶振是否起振了，一般用示波器來看

5、晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10檔。另一個(gè)辦法是測量復(fù)位狀態(tài)下的IO 口電平，按住復(fù)位鍵不放，然后測量IO 口（沒接外部上拉的 P0 口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴]有起振。另外還要注意的地方是，如果使用片內(nèi)ROM的話（大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò)ROM的了），一定要將EA引腳拉高，否則會出現(xiàn)程序亂跑的情況。有時(shí)用仿真器 可以，而燒入片子不行，往往是因?yàn)镋A引腳沒拉高的緣故（當(dāng)然，晶振沒起振也是原因只一）。經(jīng)過上面幾點(diǎn)的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫?濾波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一

6、個(gè)O.luF的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個(gè)更大濾波電容，例如220uF的。遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越靠近芯片越好）。2、 平板電容公式C= S/4 n kd3、最基本的如三極管曲線特性。4、 描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）反饋概念：把輸出信號的一部分或全部反引回來，和輸入信號做比較，再用比較所得的偏差信號去控制輸出。5、 負(fù)反饋種類：電壓并聯(lián)負(fù)反饋，電壓串聯(lián)負(fù)反饋，電流串聯(lián)負(fù)反饋和電流并聯(lián)負(fù)反饋負(fù)反饋的優(yōu)點(diǎn)：提高放大倍數(shù)的恒定性、擴(kuò)展放大器的通頻帶、減小放大器非線性和內(nèi)部噪 聲的影響、對輸入電阻和輸出電阻的影響6、放大電路的頻率補(bǔ)償

7、的目的是什么，有哪些方法？（仕蘭微電子）目的：減小時(shí)鐘和相位差，使輸入輸出頻率同步方法：負(fù)反饋，增加通頻帶7、 頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）8給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸）9、 基本放大電路種類：電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器優(yōu)缺點(diǎn)：特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、 給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、 畫差放的兩個(gè)輸入管。（凹凸）12、 畫出由運(yùn)放構(gòu)成加法、 減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的運(yùn)放電路。（仕蘭微電子）13、 用運(yùn)算放大

8、器組成一個(gè)10倍的放大器。（未知）14、 給出一個(gè)簡單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的rise/fall時(shí)間。（Infineon筆試試題）15、 電阻R和電容C串聯(lián)，輸入電壓為 R和C之間的電壓，輸出電壓分別為C上電壓和 R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng)RCvvT時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、 有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件）17、 有一時(shí)域信號 S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）,當(dāng)其通過低通

9、、帶通、高通濾波器后的信號表示方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題）19、 在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會用P 管還是N管，為什么？（仕蘭微電子）20、 給出多個(gè) mos管組成的電路求 5個(gè)點(diǎn)的電壓。（Infineon筆試試題）21、 電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述 其優(yōu)缺點(diǎn)。（仕蘭微電子）22、 畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路，求回差電壓。（華為面試題）24、 晶體振蕩器，好像是給出振蕩頻率讓你求周期（應(yīng)該是單片機(jī)的,12分之一周期.）（華為 面試題）25、LC正

10、弦波振蕩器有26、VCO是什么，什么參數(shù)（壓控振蕩器?）（華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、 鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）29、 求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、 如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉31、 一電源和一段傳輸線相連 （長度為L,傳輸時(shí)間為T），畫出終端處波形，考慮傳輸線 無 損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、 微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）34、 A/D電路組成、工作原理。（未知）35、

11、實(shí)際工作所需要的一些技術(shù)知識（面試容易問到）。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等，一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說什么了。（未知） 哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子）IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）1我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）4、你知道的集成電路設(shè)計(jì)的表達(dá)方

12、式有哪幾種？（仕蘭微面試題目）6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）FPGA設(shè)計(jì)流程：1、設(shè)計(jì)輸入1）設(shè)計(jì)的行為或結(jié)構(gòu)描述。2）典型文本輸入工具有 UltraEdit-32和Editplus.exe.。3）典型圖形化輸入工具-Me ntor的Re noir。4）我認(rèn)為UltraEdit-32最佳。2、代碼調(diào)試1）對設(shè)計(jì)輸入的文件做代碼調(diào)試，語法檢查。2）典型工具為Debussy 。3、前仿真1）功能仿真2）驗(yàn)證邏輯模型（沒有使用時(shí)間延遲）。3）典型工具有 Men tor公司的 ModelSim、Syn opsys 公司的 VCS和VSS、Aldec公司的 Active、C

13、adense 公司的 NC。4）我認(rèn)為做功能仿真 Sy nopsys公司的VCS和VSS速度最快，并且調(diào)試器最好用，Men tor 公司的ModelSim對于讀寫文件速度最快，波形窗口比較好用。4、綜合1）把設(shè)計(jì)翻譯成原始的目標(biāo)工藝2）最優(yōu)化3）合適的面積要求和性能要求4）典型工具有 Men tor 公司的 Leon ardoSpectrum 、Syn opsys 公司的 DC、Syn plicity 公司的 Synplify。5）推薦初學(xué)者使用Mentor公司的LeonardoSpectrum ，由于它在只作簡單約束綜合后的速度和面積最優(yōu)，如果你對綜合工具比較了解，可以使用Synplicit

14、y公司的Synplify。5、布局和布線1）映射設(shè)計(jì)到目標(biāo)工藝?yán)镏付ㄎ恢?）指定的布線資源應(yīng)被使用3）由于 PLD 市場目前只剩下 Altera，Xilinx，Lattice，Actel，QuickLogic ，Atmel 六家公司，其中前5家為專業(yè) PLD公司，并且前3家?guī)缀跽加辛?90 %的市場份額，而我們一般使用Altera , Xilinx公司的PLD居多，所以典型布局和布線的工具為Altera公司的Quartus II和Maxplus II、Xilinx 公司的 ISE 和 Foudation 。4）Maxplus II和Foudation分別為Altera公司和Xilinx公司的第

15、一代產(chǎn)品，所以布局布線一 般使用 Quartus II 和 ISE。6、后仿真1）時(shí)序仿真2）驗(yàn)證設(shè)計(jì)一旦編程或配置將能在目標(biāo)工藝?yán)锕ぷ鳎ㄊ褂脮r(shí)間延遲）。3）所用工具同前仿真所用軟件。7、時(shí)序分析1） 一般借助布局布線工具自帶的時(shí)序分析工具，也可以使用Sy nopsys公司的PrimeTime軟件和 Mentor Graphics 公司的 Tau timing analysis 軟件。&驗(yàn)證合乎性能規(guī)范1）驗(yàn)證合乎性能規(guī)范，如果不滿足，回到第一步。9、版圖設(shè)計(jì)1）驗(yàn)證版版圖設(shè)計(jì)。2）在板編程和測試器件&從RTL synthesis到tape out之間的設(shè)計(jì) flow,并列出其中各步使用的 t

16、ool.9、Asic 的 design flow。1. 包括系統(tǒng)結(jié)構(gòu)分析設(shè)計(jì)、RTL編碼以及功能驗(yàn)證；2. 邏輯綜合、PreLayout STA以及形式驗(yàn)證（RTL代碼與邏輯綜合生成的Netlist之間）；3. Floorplan、Placement、ClockTree 插入以及全局布線（Global Routing ）4. 形式驗(yàn)證（邏輯綜合的 Netlist與帶有CT信息的Netlist之間）、STA;5. Detailed Routing , DRC ;6. Postlayout STA，帶有反標(biāo)延遲信息的門級仿真；7. Tape-Out10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。前期

17、設(shè)計(jì)流程：1. 包括系統(tǒng)結(jié)構(gòu)分析設(shè)計(jì)、RTL編碼以及功能驗(yàn)證；2. 邏輯綜合、PreLayout STA以及形式驗(yàn)證（RTL代碼與邏輯綜合生成的Netlist之間）；3. 形式驗(yàn)證（邏輯綜合的 Netlist與帶有CT信息的Netlist之間）、STA ；4. Postlayout STA，帶有反標(biāo)延遲信息的門級仿真；11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具先介紹下IC開發(fā)流程：1. ）代碼輸入（design input）用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMIT 、VISUALHDL、MENTOR、RENIOR圖形輸入：composer

18、（cadenee）、viewlogic （viewdraw）2. ）電路仿真（circuit simulation）將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：Verolog : CADENCE、Verolig-XL、SYNOPSYS、VCS、MENTORModle-simVHDL :CADENCE 、NC-vhdl、YNOPSYS、VSS、MENTOR、Modle-sim 模擬電路仿真工具：ANTI HSpice pspice、spectre micro microwave:eesoft : hp3. ）邏輯綜合（synthesis tools）邏輯綜合工具可以將設(shè)計(jì)

19、思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中，返回電路仿真階段進(jìn)行再仿真。 最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、 是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？ （仕蘭微面試題目）14、 描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）15、 列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）16、 請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試

20、題目）18、 描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）19、解釋 latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)？（科廣試題）22、 什么是NMOS、PMOS、CMOS ?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN ?他們有 什么差別？（仕蘭微面試題目）23、 硅柵COMS工藝中N阱中做的是P管還是N 管, N阱的阱電位的連接有什么要求？（仕 蘭微面試題目）24、 畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性 和轉(zhuǎn)移特性。（Infineon筆

21、試試題）25、 以in terver為例，寫出N阱CMOS的process流程，并畫出剖面圖。（科廣試題）26、Please expla in how we describe the resista nee in semic on ductor. Comparethe resista nee of a metal,poly and diffusi on in tran diti onal CMOS process. （威盛筆試題 ）27、 說明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫schematic note（？），越多越

22、好。（凹凸的題目和面試）30、 寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的 MOS管物理特*覺一般不大會作為筆試面試題，因?yàn)槿俏㈦娮游锢恚?式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件：Cade nee,Synopsys, Avant, UNIX當(dāng)然也要大概會操作。單片機(jī)、MCU、計(jì)算機(jī)原理1、簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2、 畫出8031與2716（2K*8ROM ）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和 P2.3 參加譯碼

23、，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若有， 則 寫出每片2716的重疊地址范圍。（仕蘭微面試題目）3、 用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動八個(gè)數(shù)碼管 （共陽）的原理圖。（仕蘭微面試題目）4、PCI總線的含義是什么？ PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）中斷的概念？簡述中斷的過程。（仕蘭微面試題目）6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題中斷概念：中斷是指計(jì)算機(jī)在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請求時(shí)，計(jì)算機(jī)停止現(xiàn)行程序的運(yùn)行， 轉(zhuǎn)向?qū)@些異常情況或特殊請求的處理，處理結(jié)束后再返回現(xiàn)行程序的間斷處，繼續(xù)執(zhí)行原程序。中斷是

24、單片機(jī)實(shí)時(shí)地處理內(nèi)部或外部事件的一種內(nèi)部機(jī)制。當(dāng)某種內(nèi)部或外部事件發(fā)生時(shí)，單片機(jī)的中斷系統(tǒng)將迫使CPU暫停正在執(zhí)行的程序，轉(zhuǎn)而去進(jìn)行中斷事件的處理，中斷處理完畢后，又返回被中斷的程序處，繼續(xù)執(zhí)行下去。終端類型：按引起中斷的原因劃分：輸入、輸出中斷；計(jì)算機(jī)故障中斷；實(shí)時(shí)時(shí)鐘中斷；軟件中斷；數(shù)據(jù)通道中斷。按中斷處理類型劃分：不可屏蔽中斷、可屏蔽中斷。7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開關(guān)來設(shè)置，直接與P1 口相連（開關(guān)撥到下方時(shí)為 0，撥到上方時(shí)為1，組成一個(gè)八位

25、二進(jìn)制數(shù)N ），要求占空比為 N/256。（仕蘭微面試題目）下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。MOV P1，#0FFHLOOP1 : MOV R4，#0FFHMOV R3，#00HLOOP2 : MOV A，P1SUBB A，R3JNZ SKP1SKP1 : MOV C，70HMOV P3.4，CACALL DELAY :此延時(shí)子程序略AJMP LOOP19、What is PC Chipset?（揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA

26、/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對KBC （鍵盤控制器）、RTC （實(shí)時(shí)時(shí)鐘控制器）、USB （通用串行總線）、Ultra DMA/33（66）EIDE 數(shù)據(jù)傳輸方式和 ACPI （高級 能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge ）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，In tel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比 PCI總線寬一倍的帶寬，達(dá)到了 266MB/S。10、如果簡歷上還說做過 cpu之類，就會問到諸如 c

27、pu如何工作，流水線之類的問題。11、 計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題）12、 請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。13、 cache的主要部分什么的。（威盛上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同特點(diǎn)，比較。（華為面試題）16、RS232c高電平脈沖對應(yīng)的 TTL邏輯是？（負(fù)邏輯?）（華為面試題）DSP、嵌入式、軟件等13、 請簡要描述 HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目）14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層） 。（仕蘭微面試題目）15、A）

28、（仕蘭微面試題目）# i neludevoid testf（ in t*p）*p+=1;main （）int *n ,m2;n=m;m0=1;m1=8;testf（ n）;prin tf（Data value is %d ,* n）;B)# i ncludevoid testf( in t*p)*p+=1;main ()int *n ,m2;n=m;m0=1;m1=8;testf（&n）;prin tf（Data value is %d,* n）;下面的結(jié)果是程序 A還是程序B的？Data value is 8那么另一段程序的結(jié)果是什么？16、那種排序方法最快？（華為面試題）17、寫出兩個(gè)排序

29、算法，問哪個(gè)好？（威盛）18、編一個(gè)簡單的求 n!的程序。（Infineon筆試試題）19、 用一種編程語言寫n!的算法。（威盛上海筆試試題）20、 用C語言寫一個(gè)遞歸算法求N ??；（華為面試題）21、 給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題）23、你對哪方面編程熟悉？（華為面試題）24、 冒泡排序的原理。（新太硬件面題）25、 操作系統(tǒng)的功能。（新太硬件面題）26、 學(xué)過的計(jì)算機(jī)語言及開發(fā)的系統(tǒng)。（新太硬件面題）27、 一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4個(gè)木樁但是面積一樣羊的數(shù)目和正方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問有多少羊？（威盛）28、 C語言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè) cell在某.v文件調(diào)用的次數(shù)（這個(gè)題目真bt）（威盛VIA上海筆試試題）29、 用C語言寫一段控制手機(jī)中馬達(dá)振子的驅(qū)動程序。（威勝）30、 用perl或TCL/Tk實(shí)現(xiàn)一段字符串識別和比較的程序。（未知）31、 給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地址還是高端。（未知）32、 一些DOS命令，如顯示文件，拷貝，刪除。（未知）33、 設(shè)計(jì)一個(gè)類，使得該類任何形式的派生類無論怎么定義和實(shí)現(xiàn)，都無法產(chǎn)生任何對