數(shù)字電子技術(shù)復(fù)習(xí)題

1、一、 填空題（每空2分，共20分）。1、(3D.BE)16 =（ ）2=（ ）8。2、如果有A、B、C、D四個(gè)變量，則有（ ）個(gè)最小項(xiàng)。3、如圖所示，Y的輸出是（ ）。4、能完成兩個(gè)一位二進(jìn)制數(shù)相加，并考慮到低位進(jìn)位的器件稱為（ ）。5、觸發(fā)器異步置0，必須使異步控制端SD=（ ）， RD=（ ）。6、一個(gè)4位移位寄存器原來(lái)的狀態(tài)為0000，如果串行輸入始終為1，則經(jīng)過(guò)4個(gè)移位脈沖后寄存器的內(nèi)容為（ ）。7、若存儲(chǔ)器的容量為512K×8位，則地址代碼應(yīng)?。?）位。8、可編程陣列邏輯器件由可編程的與邏輯陣列、（ ）的或邏輯陣列和輸出電路三部分組成。二、 單項(xiàng)選擇題（每小題2分，共20分

2、）必須把答案填在以下表格中題號(hào)12345678910答案1、若輸入變量A、B全為1時(shí)，輸出F=0，則輸入與輸出的關(guān)系是（*）。A、與 B、或 C、非 D、與非 2、半加器“和”的輸出端與輸入端邏輯關(guān)系是（*）。A、與非 B、或非 C、與或非 D、異或圖13、如圖1所示CMOS電路的邏輯函數(shù)式為（*）。A、 B、 C、4、用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=A1A0+A1´A0，應(yīng)使（*）。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=05、T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（* ）功能。 A、置1

3、B、置0 C、計(jì)數(shù) D、保持 6、4級(jí)觸發(fā)器組成十進(jìn)制計(jì)數(shù)器，其無(wú)效狀態(tài)數(shù)為（*）。A、不能確定 B、10個(gè) C、8個(gè)D、6個(gè)7、由發(fā)光二極管組成的七段顯示器，當(dāng)采用共陰極接法時(shí)，若ag=1011011，則顯示的數(shù)字是（*）。A、6 B、8 C、 5 D、98、有一個(gè)容量為16K×8的RAM，則該存儲(chǔ)器的地址代碼和位線分別是（*）。A、4、8 B、14、8 C、 10、4 D、10、89、由555定時(shí)器構(gòu)成的施密特觸發(fā)器，在電源電壓VCC=12V，外加控制電壓VCO=10V時(shí)，回差電壓等于（*）。A、 12V B、10V C、5V D、6V10、一個(gè)4位的倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中

4、，VREF=-8V，d3d2d1d0=1101，則輸出電壓為（*）。A、5.8V B、5.0V C、6.5V D、7.2V三、 判斷題（每小題1分，共5分）（注：正確用“”，錯(cuò)誤用“”）1、+17 的反碼和補(bǔ)碼分別是010001，010001。 （ ）2、組合邏輯電路有記憶功能。 （ ）3、RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。 （ ）4、A/D是數(shù)字量轉(zhuǎn)換為模擬量。 （ ）5、在普通編碼器中，只允許輸入兩個(gè)編碼信號(hào)，否則輸出發(fā)生混亂。 （ ） 四、分析題（28分）1、（13分）555定時(shí)電路如圖2所示 （1）555定時(shí)電路在此電路中的作用。（2）定性畫出555的輸出Vo與觸發(fā)器的輸出Q及

5、Y1、Y2的對(duì)應(yīng)波形。（至少畫出4個(gè)Vo周期，設(shè)觸發(fā)器的初態(tài)為0）（3）計(jì)算Vo的周期T。圖22、（7分）對(duì)于一個(gè) 8 位倒T型 D / A 轉(zhuǎn)換器，參考電壓為負(fù)值：(1) 若最小輸出電壓增量為 0.02V ，試問(wèn)當(dāng)輸入代碼為 01001101 時(shí)，輸出電壓V0為多少伏？(2)若其分辨率用百分?jǐn)?shù)表示，則應(yīng)是多少？ (3)若某一系統(tǒng)中要求 D / A 轉(zhuǎn)換器的精度小于 0.25 % ，試問(wèn)這個(gè) D / A 轉(zhuǎn)換器能否應(yīng)用？3、（8分）根據(jù)函數(shù)回答相關(guān)問(wèn)題？ （1）將其化為最小項(xiàng)和的形式；（2）用卡諾圖表示此邏輯函數(shù)；（3）將其化為最簡(jiǎn)與-或的形式。五、設(shè)計(jì)題（20分）1、（10分）某產(chǎn)品有A、B

6、、C、D四項(xiàng)質(zhì)量指標(biāo)。規(guī)定：A必須滿足要求，其它三項(xiàng)指標(biāo)中只要有任意兩項(xiàng)滿足要求，產(chǎn)品就算合格； 試設(shè)計(jì)一個(gè)檢驗(yàn)產(chǎn)品合格的邏輯電路。要求用八選一數(shù)據(jù)選擇器及必要的門電路實(shí)現(xiàn)。（列真值表，邏輯式，電路圖）2、（10分）試?yán)盟奈煌蕉M(jìn)制計(jì)數(shù)器74LS161接成八進(jìn)制計(jì)數(shù)器，要求利用清零法和置數(shù)法二種方法實(shí)現(xiàn)，并給出與電路相對(duì)應(yīng)的有效狀態(tài)轉(zhuǎn)換圖。六、綜合題（7分） 用74138和JK觸發(fā)器構(gòu)成如圖3所示電路。根據(jù)電路回答問(wèn)題。（1） 當(dāng)CP時(shí)鐘端加時(shí)鐘信號(hào)，3個(gè)JK觸發(fā)器組成的電路具有什么功能。（2） 圖中幾個(gè)發(fā)光二極管中，哪個(gè)不能發(fā)光？能發(fā)光幾個(gè)二極管的閃亮次序如何。圖3一、 一、填空題（每空

7、2分，共20分）1、（+00110）2的補(bǔ)碼是（ ），（-1101）2的補(bǔ)碼是（ ）。2、在真值表、邏輯式和邏輯圖三種表示方法中，形式唯一的是（ ）。3、如圖1所示，F(xiàn)的表達(dá)式為（ ）。 圖1 圖24、如圖2所示，Y的表達(dá)式為（ ）。5、3 線8 線譯碼器 74LS138 處于譯碼狀態(tài)時(shí)，當(dāng)輸入 A2A1A0=001時(shí)，輸出Y7 Y0 = （ ）。6、A/D轉(zhuǎn)換過(guò)程是取樣、（ ）、（ ）和編碼。 7、現(xiàn)場(chǎng)可編程邏輯陣列器件由（ ）的與邏輯陣列、（ ）的或邏輯陣列和輸出電路三部分組成。二、單項(xiàng)選擇題（每小題2分，共20分）必須把答案填在以下表格中題號(hào)12345678910答案1、若Y=(AB+C

8、)+D)+C，則該函數(shù)的非函數(shù)Y為（*）。A、Y=(AB+C) D) C B、Y=(A+B ) C) D) C C、Y=( (A+B) C) D) C D、Y=( (A+B) C) D) C2、以下門電路中可以實(shí)現(xiàn)“線與”功能的是（*）。A、與非門 B、三態(tài)門 C、或非門 D、OD門3、n個(gè)變量的最小項(xiàng)是（*）。A、n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量可用原變量或非變量；B、n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量可用原變量或非變量；C、n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量?jī)H為原變量；D、n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量，每個(gè)變量?jī)H為非變量；4、下列電路中，不屬于組合邏輯

9、電路的是（*）。 A、譯碼器 B、全加器 C、寄存器 D、編碼器 5、T觸發(fā)器中，當(dāng)T=0時(shí)，觸發(fā)器實(shí)現(xiàn)（*）功能。 A、置1 B、置0 C、計(jì)數(shù) D、保持 6、一個(gè)4位移位寄存器原來(lái)的狀態(tài)為0000，如果串行輸入始終為1，則經(jīng)過(guò)4個(gè)移位脈沖后寄存器的內(nèi)容為（*）。A、0001 B、0011 C、 1011 D、11117、由發(fā)光二極管組成的七段顯示器，當(dāng)采用共陽(yáng)極接法時(shí)，若ag=0100100，則顯示的數(shù)字是（*）。A、6 B、8 C、 5 D、98、有一個(gè)容量為256×8的RAM，則該存儲(chǔ)器的地址代碼和位線分別是（*）。A、4、8 B、8、8 C、 10、4 D、10、89、單穩(wěn)

10、態(tài)觸發(fā)器輸出脈沖的寬度取決于（*）。A、觸發(fā)脈沖的寬度 B、電源電壓 C、 觸發(fā)脈沖的幅度 D、定時(shí)電阻、電容的數(shù)值10、一個(gè)4位的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，VREF=-5V，d3d2d1d0=1011，則輸出電壓為（*）。A、3.4V B、5.0V C、2.8V D、7.2V三、判斷題（每小題1分，共5分）（注：正確用“”，錯(cuò)誤用“”）1、邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（）2、只完成加數(shù)和被加數(shù)相加，不考慮低位進(jìn)位的加法電路，稱為全加器。 （）3、JK觸發(fā)器在CLK作用下，若J、K端懸空，其狀態(tài)保持不變。 （）4、異步計(jì)數(shù)器中各觸發(fā)器的CP脈沖源是一樣的

11、。 （）5、四輸入端的TTL與非門，在邏輯電路中使用時(shí)，其中有2個(gè)輸入端是多余的，應(yīng)將多余端接高電平。 （）四、分析題（25分）1、（8分）利用卡諾圖化簡(jiǎn)法將下列具有約束項(xiàng)的邏輯函數(shù)化為最簡(jiǎn)與或形式。約束條件為2、（8分）試畫出如圖3所示電路的Q1、Q2端的波形。（設(shè)初態(tài)Q1=Q2=0）圖33、（9分）如圖4(a)中用555定時(shí)器接成的電路中，試求： （1）該電路的功能。（2）當(dāng)VCC=12V，求VT+、VT- 及VT值。（3）若電路的輸入信號(hào)波形如圖4(b)所示，定性畫出電路的輸出信號(hào)波形。 （a） （b）圖4五、設(shè)計(jì)題（共22分）1、（11分）某工廠有三個(gè)車間A、B、C,有一個(gè)自備電站，站

12、內(nèi)有二臺(tái)發(fā)電機(jī)M和N，N的發(fā)電能力是M的兩倍，如果一個(gè)車間開(kāi)工，啟動(dòng)M就可以滿足要求；如果兩個(gè)車間開(kāi)工，啟動(dòng)N就可以滿足要求；如果三個(gè)車間同時(shí)開(kāi)工，同時(shí)啟動(dòng)M和N才能滿足要求。用1片74LS86（4-2輸入異或門）和1片74LS00（4-2輸入與非門）設(shè)計(jì)此控制電路。（列出真值表，邏輯式，電路圖）2、（11分）利用74LS161及門電路設(shè)計(jì)可控計(jì)數(shù)器?？刂菩盘?hào)為M。要求當(dāng)M=1時(shí)，電路實(shí)現(xiàn)6進(jìn)制計(jì)數(shù)功能；當(dāng)M=0時(shí)，實(shí)現(xiàn)8進(jìn)制計(jì)數(shù)功能。 （1）畫出可控計(jì)數(shù)器電路連接圖 （2）給出與電路相對(duì)應(yīng)的8進(jìn)制、6進(jìn)制狀態(tài)轉(zhuǎn)換圖。六、綜合分析題（8分） 如圖5（a）為用D/A轉(zhuǎn)換器CB7520、移位寄存器74LS194A和多諧振蕩器組成的波形發(fā)生電路。CB7520是10位輸入的倒T型電阻網(wǎng)絡(luò)DAC，參考電壓。74LS194A是四位雙向移位寄存器，DIR和