SERDES電路設(shè)計(jì)的一點(diǎn)想法_第1頁
SERDES電路設(shè)計(jì)的一點(diǎn)想法_第2頁
SERDES電路設(shè)計(jì)的一點(diǎn)想法_第3頁
SERDES電路設(shè)計(jì)的一點(diǎn)想法_第4頁
SERDES電路設(shè)計(jì)的一點(diǎn)想法_第5頁
已閱讀5頁,還剩7頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、簡(jiǎn)介隨著電子行業(yè)技術(shù)的發(fā)展,特別是在傳輸接口的發(fā)展上, IEEE1284被 USB 接口取代, PATA被 SATA 取代, PCI 被 PCI-Express 所取代,無一都證明了傳統(tǒng)并行接口的速度已經(jīng)達(dá)到一個(gè)瓶頸了, 取而代之的是速度更快的串行接口, 于是原本用于光纖通信的 SerDes 技術(shù)成為了為高速串行接口的主流。 串行接口主要應(yīng)用了差分信號(hào)傳輸技術(shù),具有功耗低、抗干擾強(qiáng),速度快的特點(diǎn),理論上串行接口的最高傳輸速率可達(dá)到 10Gbps 以上。SERDES是英文 SERializer(串行器 )/DESerializer(解串器 ) 的簡(jiǎn)稱。它是一種主流的時(shí)分多路復(fù)用 (TDM)、點(diǎn)對(duì)

2、點(diǎn) (P2P) 的串行通信技術(shù)。 即在發(fā)送端多路低速并行信號(hào)被轉(zhuǎn)換成高速串行信號(hào), 經(jīng)過傳輸媒體 ( 光纜或銅線 ) ,最后在接收端高速串行信號(hào)重新轉(zhuǎn)換成低速并行信號(hào)。 這種點(diǎn)對(duì)點(diǎn)的串行通信技術(shù)充分利用傳輸媒體的信道容量,減少所需的傳輸信道和器件引腳數(shù)目,從而大大降低通信成本。這種點(diǎn)對(duì)點(diǎn)的通信技術(shù)可以提升信號(hào)的傳輸速度,并且降低通信成本。分類SerDes 結(jié)構(gòu)大致可以分為四類:并行時(shí)鐘 SerDes:將并行寬總線串行化為多個(gè)差分信號(hào)對(duì),傳送與數(shù)據(jù) 并聯(lián)的時(shí)鐘。容易實(shí)現(xiàn)。8B/10B 編碼 SerDes:將每個(gè)數(shù)據(jù)字節(jié)映射到 10bit 代碼,然后將其串行化為單一信號(hào)對(duì)。 10 位代碼是這樣定義

3、的:為接收器時(shí)鐘恢復(fù)提供足夠的轉(zhuǎn)換,并且保證直流平衡(即發(fā)送相等數(shù)量的 1和 0)。這些屬性使 8B/10BSerDes 能夠在有損耗的互連和光纖傳輸中以較少的信號(hào)失真高速運(yùn)行;嵌入式時(shí)鐘 SerDes:將數(shù)據(jù)總線和時(shí)鐘串化為一個(gè)串行信號(hào)對(duì)。兩個(gè)時(shí)鐘位,一高一低,在每個(gè)時(shí)鐘循環(huán)中內(nèi)嵌串行數(shù)據(jù)流, 對(duì)每個(gè)串行化字的開始和結(jié)束成幀,因此這類 SerDes 也可稱為“開始 - 結(jié)束位 SerDes”,并且在串行流中建立定期的上升邊沿。 由于有效負(fù)載夾在嵌入式時(shí)鐘位之間, 因此數(shù)據(jù)有效負(fù)載字寬度并不限定于字節(jié)的倍數(shù);位交錯(cuò) SerDes:將多個(gè)輸入串行流中的位匯聚為更快的串行信號(hào)對(duì)。SERDES技術(shù)最

4、早應(yīng)用于廣域網(wǎng) (WAN)通信。國(guó)際上存在兩種廣域網(wǎng)標(biāo)準(zhǔn):一種是SONET,主要通行于北美;另一種是 SDH,主要通行于歐洲。這兩種廣域網(wǎng)標(biāo)準(zhǔn)制訂了不同層次的傳輸速率。 萬兆 (OC-192) 廣域網(wǎng)已在歐美開始實(shí)行, 中國(guó)大陸已升級(jí)到 2.5 千兆 (OC-48) 水平。SERDES技術(shù)支持的廣域網(wǎng)構(gòu)成了國(guó)際互聯(lián)網(wǎng)絡(luò)的骨干網(wǎng)?;?SERDES的設(shè)計(jì)增加了帶寬,減少了信號(hào)數(shù)量,同時(shí)帶來了諸如減少布線沖突、降低開關(guān)噪聲、更低的功耗和封裝成本等許多好處。而SERDES技術(shù)的主要缺點(diǎn)是需要非常精確、 超低抖動(dòng)的元件來提供用于控制高數(shù)據(jù)速率串行信號(hào)所需的參考時(shí)鐘 。即使嚴(yán)格控制元件布局,使用長(zhǎng)度短的

5、信號(hào)并遵循信號(hào)走線限制,這些接口的抖動(dòng)余地仍然是非常小的。該論文是對(duì) serdes 接口電路進(jìn)行設(shè)計(jì)的入門資料,要精讀。以下是對(duì)其重要部分的節(jié)選。(一)Serdes接口的作用和地位?(二)Serdes接口的四種不同架構(gòu)及其區(qū)別我們將以 8b/10b SerDes接口電路的設(shè)計(jì)為目標(biāo), 爭(zhēng)取用半年的時(shí)間完成其基本設(shè)計(jì),然后再進(jìn)行不斷改進(jìn)和優(yōu)化。(三)8b/10b SerDes 接口電路的總體結(jié)構(gòu):SerDes 接口具有多種功能模式,可以適應(yīng)不同應(yīng)用環(huán)境的需要。這些功能模式包括關(guān)斷模式,工作模式和測(cè)試模式等。(四)8b/10b SerDes 接口電路的組成分析1,性能指標(biāo):2,頂層電路和端口信號(hào):

6、電路模塊包括 :發(fā)送通路 :輸入寄存器, 8b/10b 編碼器,多路選擇器,并串轉(zhuǎn)換,發(fā)送器,發(fā)送時(shí)鐘產(chǎn)生接收通路 :接收器,接收時(shí)鐘恢復(fù),多路選擇,串并轉(zhuǎn)換,解碼,逗點(diǎn)檢測(cè),輸出寄存器其他:PRBS產(chǎn)生和檢測(cè),環(huán)回檢測(cè),關(guān)斷模式,信號(hào)丟失檢測(cè),預(yù)加重(均衡)等。端口信號(hào)包括 : T_clk,T_data,TXP, TXN,RXP, RXN,R_clk,R_dataPRBSen, loopen,CDRen, PRE_ctr3,分電路描述發(fā)送時(shí)鐘產(chǎn)生電路:主要基于鎖相環(huán)技術(shù)PLL。接收時(shí)鐘恢復(fù)電路( CDR):該電路是設(shè)計(jì)重點(diǎn)和難點(diǎn)。重點(diǎn)關(guān)注過采樣拓?fù)浣Y(jié)構(gòu)或相位插值拓?fù)浣Y(jié)構(gòu)。8b/10b 編碼和

7、解碼電路:學(xué)習(xí)相應(yīng)協(xié)議進(jìn)行數(shù)字電路設(shè)計(jì)即可。Comma 檢測(cè)器電路:學(xué)習(xí)相應(yīng)原理進(jìn)行數(shù)字電路設(shè)計(jì)即可。PRBS發(fā)送和檢測(cè)電路:學(xué)習(xí)相應(yīng)原理進(jìn)行數(shù)字電路設(shè)計(jì)即可。發(fā)送器及預(yù)加重電路:比較 LVDS和 CML 電路的優(yōu)缺點(diǎn),重點(diǎn)放在 CML 電路的設(shè)計(jì)。接收器及信號(hào)損失檢測(cè)電路: 比較 LVDS和 CML電路的優(yōu)缺點(diǎn),重點(diǎn)放在 CML 電路的設(shè)計(jì)。串并轉(zhuǎn)換和并串轉(zhuǎn)換電路:高速多路選擇器電路:以上所有模塊根據(jù)設(shè)計(jì)技術(shù)或工具的不同,可分為以下三類:數(shù)字電路設(shè)計(jì) :8b/10b 編碼和解碼電路、 Comma 檢測(cè)器電路、 PRBS發(fā)送和檢測(cè)電路模擬電路設(shè)計(jì) :發(fā)送器及預(yù)加重電路、接收器及信號(hào)損失檢測(cè)電路

8、、串并轉(zhuǎn)換和并串轉(zhuǎn)換電路、高速多路選擇器電路數(shù)?;旌想娐吩O(shè)計(jì) :發(fā)送時(shí)鐘產(chǎn)生電路,接收時(shí)鐘恢復(fù)電路(CDR)(五)8b/10b SerDes 接口電路設(shè)計(jì)所需軟件工具及技能數(shù)字電路設(shè)計(jì): Verilog 語言、Debbusy 代碼調(diào)試軟件、 Modelsim 電路仿真軟件、 Design Compiler電路綜合軟件。模擬電路設(shè)計(jì):Cadence公司的 Virtuoso 電路設(shè)計(jì)軟件和Spectre 電路仿真軟件數(shù)模混合電路設(shè)計(jì):NC-Verilog電路仿真軟件(六)8b/10b SerDes 接口電路設(shè)計(jì)工作計(jì)劃和任務(wù)分配用一個(gè)月左右的時(shí)間完成 Serdes 基本知識(shí)的準(zhǔn)備和資料收集,并形成

9、個(gè)人工作計(jì)劃,然后用一兩個(gè)月的時(shí)間去完成相應(yīng)設(shè)計(jì), 再用一個(gè)月的時(shí)間進(jìn)行總體電路的拼裝和驗(yàn)證等??傊?,要在半年時(shí)間里完成該電路的基本設(shè)計(jì)。為此,由姚亞峰、曹永敏、陳登、歐陽靖、譚宇組成攻關(guān)小組,每周或每?jī)芍芤ㄆ谶M(jìn)行工作進(jìn)展匯報(bào)。各人分工情況如下:姚亞峰:負(fù)責(zé)項(xiàng)目總體設(shè)計(jì)和檢查督促工作,進(jìn)行技術(shù)指導(dǎo)等。曹永敏:負(fù)責(zé)發(fā)送時(shí)鐘產(chǎn)生電路, 接收時(shí)鐘恢復(fù)電路 (CDR)的資料收集和閱讀,形成個(gè)人工作計(jì)劃, 最終負(fù)責(zé)完成發(fā)送時(shí)鐘產(chǎn)生電路, 接收時(shí)鐘恢復(fù)電路 ( CDR)的設(shè)計(jì)。陳登:負(fù)責(zé)發(fā)送器及預(yù)加重電路、 接收器及信號(hào)損失檢測(cè)電路、 串并轉(zhuǎn)換和并串轉(zhuǎn)換電路、高速多路選擇器電路的資料收集和閱讀, 形成個(gè)

10、人工作計(jì)劃, 最終負(fù)責(zé)完成發(fā)送器及預(yù)加重電路、 接收器及信號(hào)損失檢測(cè)電路、 串并轉(zhuǎn)換和并串轉(zhuǎn)換電路、高速多路選擇器電路的設(shè)計(jì)。歐陽靖:負(fù)責(zé) 8b/10b 編碼和解碼電路的資料收集和閱讀,形成個(gè)人工作計(jì)劃,最終負(fù)責(zé)完成 8b/10b 編碼和解碼電路的設(shè)計(jì)。譚宇:負(fù)責(zé) Comma 檢測(cè)器電路、 PRBS發(fā)送和檢測(cè)電路的資料收集和閱讀,形成個(gè)人工作計(jì)劃,最終負(fù)責(zé)完成 Comma 檢測(cè)器電路、PRBS發(fā)送和檢測(cè)電路的設(shè)計(jì)。具體工作計(jì)劃或進(jìn)展要求:1) 9 月 9 日前將找個(gè)時(shí)間開小組會(huì)議,交流和布置工作如何開展。2) 10 月 1 日前,根據(jù)各人承擔(dān)的設(shè)計(jì)工作, 進(jìn)行相關(guān)資料的收集和閱讀,進(jìn)行相關(guān)知識(shí)的準(zhǔn)備,提

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論