VGA顯示器彩色信號(hào)發(fā)生器電路

1、EDA課程設(shè)計(jì)報(bào)告VGA顯示器彩色信號(hào)發(fā)生器電路班級(jí)：08通信A班 姓名：崔 儒 學(xué)號(hào)： 0815231013 指導(dǎo)老師： 凌朝東 摘要：VGA(Video Graphic Array)接口是與顯示器進(jìn)行通信的唯一接口。通過FPGA器件控制RGB信號(hào)、行同步信號(hào)、場(chǎng)同步信號(hào)等信號(hào)，并參照有關(guān)標(biāo)準(zhǔn)，最后可以實(shí)現(xiàn)對(duì)VGA顯示器的控制。本設(shè)計(jì)與傳統(tǒng)的圖像顯示方法不同，為節(jié)省儲(chǔ)存空間在設(shè)計(jì)中采用R、G、B三種基色利用FPGA芯片和EDA設(shè)計(jì)方法，可以顯示8種顏色，設(shè)計(jì)出針對(duì)性強(qiáng)的VGA顯示控制器，而且不需要依靠計(jì)算機(jī)，既能夠大大降低成本，又可以滿足生產(chǎn)實(shí)踐中不斷變化的需要，同時(shí)產(chǎn)品的升級(jí)換代也方便迅速

2、。本設(shè)計(jì)采用Altera公司的EDA軟件0uartus II，并以Cylone系列FPGA器件為硬件平臺(tái)進(jìn)行系統(tǒng)設(shè)計(jì)。關(guān)鍵詞：VGA；FPGA：VHDL；Ouartus II目錄1、系統(tǒng)設(shè)計(jì).42、單元電路設(shè)計(jì)63、軟件設(shè)計(jì)84、系統(tǒng)測(cè)試.115、小結(jié)126、參考文獻(xiàn)127、附錄.13一、 系統(tǒng)設(shè)計(jì)1、設(shè)計(jì)要求：VGA顯示器彩色信號(hào)發(fā)生器電路，能在VGA顯示器上顯示8種顏色的圖形（條型、方塊型）。 2、系統(tǒng)設(shè)計(jì)方案：方案一：采用傳統(tǒng)的圖像顯示方法，將圖像數(shù)據(jù)傳回電腦在傳輸過程中通過CPU對(duì)圖像數(shù)據(jù)信號(hào)進(jìn)行控制，通過顯示器顯示出來。方案二：采用FPGA和EDA的設(shè)計(jì)方法，通過FPGA器件控制RG

3、B信號(hào)、行同步信號(hào)、場(chǎng)同步信號(hào)等信號(hào)，并參照有關(guān)標(biāo)準(zhǔn)，最終可以實(shí)現(xiàn)對(duì)VGA的控制。方案一為傳統(tǒng)的圖像顯示方法，在傳輸過程中需要CPU不斷對(duì)圖像數(shù)據(jù)信號(hào)進(jìn)行控制，這樣就造成了CPU的浪費(fèi)，同時(shí)系統(tǒng)還需要依賴電腦，降低了系統(tǒng)的靈活性。方案二是利用可編程器件FPGA和EDA的設(shè)計(jì)方法，可以根據(jù)設(shè)計(jì)的需要設(shè)計(jì)出針對(duì)性比較強(qiáng)的VGA顯示器，而且不需要依靠計(jì)算機(jī)，大大降低了成本提高了系統(tǒng)的靈活性。綜合上訴分析本設(shè)計(jì)中采用方案二。3、系統(tǒng)的工作原理：計(jì)算機(jī)顯示器的顯示有許多接口標(biāo)準(zhǔn)，常見的有VGA、SVGA等。VGA接口，也叫D-Sub接口，是15針的梯形插頭，分成3排，每排5個(gè)，傳輸模擬信號(hào)。VGA接口采

4、用非對(duì)稱分布的15針連接方式，其工作原理是：將顯存內(nèi)以數(shù)字格式存儲(chǔ)的圖像(幀)信號(hào)在RAMDAC里經(jīng)過模擬調(diào)制成模擬高頻信號(hào)，然后再輸出到顯示設(shè)備成像。VGA支持在640 X480的較高分辨率下同時(shí)顯示16種色彩或256種灰度，同時(shí)在320×240分辨率下可以同時(shí)顯示256種顏色。常見的彩色顯示器一般由CRT（陰極射線管）夠成，彩色是有R、G、B（紅：Red,綠：Green，藍(lán)：Blue）三基色組成，用逐行掃描的方式解決圖像顯示。陰極射線槍發(fā)出的電子束打在涂有熒光粉的屏幕上，產(chǎn)生R、G、B三基色，合成一個(gè)彩色像素。掃描從屏幕的左上方開始，從左到右，從上到下，逐行掃描，每掃完一行，電子

5、束回到屏幕的左邊下一行的起始位置，在這期間對(duì)電子束進(jìn)行行消隱，每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行行同步，掃描完所有行，用場(chǎng)同步信號(hào)進(jìn)行場(chǎng)同步，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場(chǎng)消隱，并預(yù)備進(jìn)行下一次的掃描。在本設(shè)計(jì)中采用普通的VGA顯示器，一共引出5條信號(hào)線：R、G、B：三基色信號(hào)；HS：行同步信號(hào)；VS：場(chǎng)同步信號(hào)。在設(shè)計(jì)過程中嚴(yán)格按照VGA的工業(yè)標(biāo)準(zhǔn)要求進(jìn)行設(shè)計(jì)，其中時(shí)鐘頻率為25.175MHZ，行頻為31469HZ，場(chǎng)頻為59.94HZ。4、實(shí)現(xiàn)電路：VGA顯示器二、單元電路設(shè)計(jì)1、時(shí)序信號(hào)的產(chǎn)生圖片要想在顯示器上顯示出來，它主要需要5個(gè)信號(hào)，行同步信號(hào)HS(Hor i ZontalSync

6、)、場(chǎng)同步信號(hào)VS(VerticalSync)和RGB三基色信號(hào)。VGA時(shí)序控制模塊是整個(gè)顯示控制器的關(guān)鍵部分，最終輸出的行、場(chǎng)同步信號(hào)必須嚴(yán)格按照VGA時(shí)序標(biāo)準(zhǔn)產(chǎn)生相應(yīng)的脈沖信號(hào)。圖1和圖2所示為行掃描和場(chǎng)掃描的時(shí)序圖。圖1行掃描時(shí)序示意圖圖2場(chǎng)掃描時(shí)序示意圖對(duì)此5個(gè)信號(hào)的時(shí)序驅(qū)動(dòng)，VGA顯示器也要嚴(yán)格遵守“VGA-I-業(yè)標(biāo)準(zhǔn)”即640×480 X 60Hz模式，否則會(huì)損害V6A顯示器。行、場(chǎng)掃描時(shí)序要求如表1和表2所示。表1 行掃描時(shí)序要求：(單位：像素即輸出一個(gè)像素PixeI的時(shí)間間隔)表2 場(chǎng)掃描時(shí)序要求：（單位：行即每輸出一行l(wèi)ine的時(shí)間間隔）VGA的工業(yè)標(biāo)準(zhǔn)顯示模式要求

7、行同步和場(chǎng)同步都為負(fù)極性，即同步頭脈沖要求是負(fù)脈沖。對(duì)于一些VGA顯示器，HS和VS的極性可正可負(fù)，顯示器內(nèi)可以自動(dòng)轉(zhuǎn)換為正極性邏輯。在圖1和圖2中，R、G、B為正極性信號(hào)即高電平有效。當(dāng)VS=0、HS=1時(shí)，CRT現(xiàn)實(shí)的內(nèi)容為亮的過程，即正向掃描過程約為26us。當(dāng)一行掃描完畢，行同步HS=1，約需6us。期間，CRT掃描產(chǎn)生消隱，電子束回到CRT左邊下一行的起始位置（X=0，Y=1）；當(dāng)掃描完480行后，CRT的場(chǎng)同步VS=1，產(chǎn)生場(chǎng)同步使掃描線回到CRT的第一行第一列（X=0，Y=0）處（約為兩個(gè)行周期）。2、彩色信號(hào)的生成本設(shè)計(jì)中采用3位數(shù)字表達(dá)式R、G、B（純數(shù)字方式）三種基色，可以

8、顯示8中顏色，表三是此八種顏色的對(duì)應(yīng)的編碼電平。利用數(shù)字邏輯關(guān)系將R、G、B進(jìn)行邏輯運(yùn)算便可得到顯示的圖形。表三 顏色編碼顏色黑藍(lán)紅品綠青黃白R(shí)00001111G00110011B010101013、顯示控制模塊經(jīng)編譯后的彩條信號(hào)經(jīng)過顯示模塊處理后送到顯示器進(jìn)行顯示。利用行、場(chǎng)同步信號(hào)的計(jì)數(shù)器，在圖像有效區(qū)間內(nèi)按照?qǐng)D片的大小劃定行和列的起始坐標(biāo)和終止坐標(biāo)。本設(shè)計(jì)使用和行、場(chǎng)計(jì)數(shù)器相同頻率的時(shí)鐘信號(hào)作為圖像地址計(jì)數(shù)器的時(shí)鐘，當(dāng)掃描信號(hào)到達(dá)顯示圖片的區(qū)間時(shí)，圖像地址計(jì)數(shù)器開始計(jì)數(shù)，同時(shí)從相應(yīng)位置讀出數(shù)據(jù)送往顯示器進(jìn)行顯示，顯示模塊的輸出直接連到VGA的接口。在設(shè)計(jì)中還增加了一個(gè)模式選擇按鍵MD，用

9、來控制圖像的顯示模式，本設(shè)計(jì)中共有6中顯示變化的圖像如表4所示。表4 彩色信號(hào)發(fā)生器的顯示模式1橫彩條1：白黃青綠品紅藍(lán)黑2：黑藍(lán)紅品綠青黃白2豎彩條1：白黃青綠品紅藍(lán)黑2：黑藍(lán)紅品綠青黃白3棋盤格1：棋盤格顯示模式12：棋盤格顯示模式2三、軟件設(shè)計(jì)本設(shè)計(jì)采用Altera公司的EDA軟件0uartus II，采用VHDL語言進(jìn)行軟件程序的編寫，來實(shí)現(xiàn)VGA彩條信號(hào)顯示控制器的設(shè)計(jì)。流程圖為 具體程序?yàn)椋篖IBRARY IEEE; - VGA顯示器 彩條 發(fā)生器USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY C

10、OLOR IS PORT ( CLK, MD : IN STD_LOGIC; HS, VS, R, G, B : OUT STD_LOGIC ); - 行場(chǎng)同步/紅，綠，藍(lán)END COLOR;ARCHITECTURE behav OF COLOR IS SIGNAL HS1,VS1,FCLK,CCLK : STD_LOGIC; SIGNAL MMD : STD_LOGIC_VECTOR(1 DOWNTO 0);- 方式選擇 SIGNAL FS : STD_LOGIC_VECTOR (3 DOWNTO 0); SIGNAL CC : STD_LOGIC_VECTOR(4 DOWNTO 0); -

11、行同步/橫彩條生成 SIGNAL LL : STD_LOGIC_VECTOR(8 DOWNTO 0); -場(chǎng)同步/豎彩條生成 SIGNAL GRBX : STD_LOGIC_VECTOR(3 DOWNTO 1);- X橫彩條 SIGNAL GRBY : STD_LOGIC_VECTOR(3 DOWNTO 1);- Y豎彩條 SIGNAL GRBP : STD_LOGIC_VECTOR(3 DOWNTO 1); SIGNAL GRB : STD_LOGIC_VECTOR(3 DOWNTO 1);BEGIN GRB(1) <= (GRBP(1) XOR MD) AND HS1 AND VS1

12、; GRB(2) <= (GRBP(2) XOR MD) AND HS1 AND VS1; GRB(3) <= (GRBP(3) XOR MD) AND HS1 AND VS1; PROCESS( MD ) BEGIN IF MD'EVENT AND MD = '0' THEN IF MMD = "10" THEN MMD <= "00" ELSE MMD <= MMD + 1; END IF; -三種模式 END IF; END PROCESS; PROCESS( MMD ) BEGIN IF MMD =

13、 "00" THEN GRBP <= GRBX; - 選擇橫彩條 ELSIF MMD = "01" THEN GRBP <= GRBY; - 選擇豎彩條 ELSIF MMD = "10" THEN GRBP <= GRBX XOR GRBY; -產(chǎn)生棋盤格 ELSE GRBP <= "000" END IF; END PROCESS; PROCESS( CLK ) BEGIN IF CLK'EVENT AND CLK = '1' THEN - 12MHz 13分頻 I

14、F FS = 12 THEN FS <= "0000" ELSE FS <= (FS + 1); END IF; END IF; END PROCESS; FCLK <= FS(3); CCLK <= CC(4); PROCESS( FCLK ) BEGIN IF FCLK'EVENT AND FCLK = '1' THEN IF CC = 29 THEN CC <= "00000" ELSE CC <= CC + 1; END IF; END IF; END PROCESS; PROCESS(

15、 CCLK ) BEGIN IF CCLK'EVENT AND CCLK = '0' THEN IF LL = 481 THEN LL <= "000000000" ELSE LL <= LL + 1; END IF; END IF; END PROCESS; PROCESS( CC,LL ) BEGIN IF CC > 23 THEN HS1 <= '0' -行同步 ELSE HS1 <= '1' END IF; IF LL > 479 THEN VS1 <= '0&

16、#39; -場(chǎng)同步 ELSE VS1 <= '1' END IF; END PROCESS; PROCESS(CC, LL) BEGIN IF CC < 3 THEN GRBX <= "111" - 橫彩條 ELSIF CC < 6 THEN GRBX <= "110" ELSIF CC < 9 THEN GRBX <= "101" ELSIF CC < 12 THEN GRBX <= "100" ELSIF CC < 15 THEN GR

17、BX <= "011" ELSIF CC < 18 THEN GRBX <= "010" ELSIF CC < 21 THEN GRBX <= "001" ELSE GRBX <= "000" END IF; IF LL < 60 THEN GRBY <= "111" - 豎彩條 ELSIF LL < 120 THEN GRBY <= "110" ELSIF LL < 180 THEN GRBY <= &

18、quot;101" ELSIF LL < 240 THEN GRBY <= "100" ELSIF LL < 300 THEN GRBY <= "011" ELSIF LL < 360 THEN GRBY <= "010" ELSIF LL < 420 THEN GRBY <= "001" ELSE GRBY <= "000" END IF; END PROCESS; HS <= HS1 ; VS <= VS1 ;R <= GRB(2) ;G <= GRB(3) ; B <= GRB(1);END behav;四、系統(tǒng)測(cè)試采用Cylone系列FPGA器件為硬件平臺(tái)進(jìn)行系統(tǒng)測(cè)試，芯片型號(hào)為EP2C5T144C8。測(cè)試步驟為：首先對(duì)設(shè)計(jì)文件進(jìn)行綜合，然后加載波形進(jìn)行時(shí)序仿真和功能仿真；將設(shè)計(jì)文件下載到試驗(yàn)箱上進(jìn)行硬件測(cè)試。綜合結(jié)果如下：功能仿真結(jié)果：在時(shí)鐘線號(hào)的激勵(lì)下產(chǎn)生了掃描信號(hào)，同時(shí)在MD的控制下，R、G、B分別產(chǎn)生了所需要的彩