差分放大計(jì)算公式_例1N

1、如圖所示是一個(gè)具有高輸入阻抗,低輸出阻抗的儀用放大器。假設(shè)集成運(yùn)放是理想的，試證明 解：此放大器由運(yùn)放.組成第一級(jí)差分式電路，組成第二級(jí)差分式電路。在第一級(jí)差分式電路中，分別加到和的同相端，和兩個(gè)組成的反饋網(wǎng)絡(luò)，引入了深度的電壓串聯(lián)負(fù)反饋，兩運(yùn)放.的兩輸入端形成虛短和虛斷，因而有和，故得 根據(jù)式（8.1.5）的關(guān)系，可得 討論：該放大器第一級(jí)是具有深度電壓串聯(lián)負(fù)反饋的電路，所以他的輸入電阻很高。若.選用相同特性的運(yùn)放，則它們的共模輸出電壓和漂移電壓也都相等，再同過組成的差分式電路，可以相互抵消，故它有很強(qiáng)的共模抑制能力和較小的輸出漂移電壓，同時(shí)該電路有較高的差模電壓增益。但為進(jìn)一步提高電路的性

2、能，應(yīng)嚴(yán)格挑選幾個(gè)外接電阻和。目前這種儀用放大器以有多種型號(hào)的單片集成電路，如LH0036即是其中的一種，它只需要外接電阻一般取。它的幾項(xiàng)主要指標(biāo)為=300M，。這類放大器在工程實(shí)踐中應(yīng)用很廣。一.填空題。1.十進(jìn)制數(shù)的等值十六進(jìn)制數(shù)是（ ），等值二進(jìn)制數(shù)是（ ）。2.十進(jìn)制數(shù)56的8421BCD編碼是（ ），等值二進(jìn)制數(shù)是（ ）。3.欲對(duì)100個(gè)對(duì)象進(jìn)行二進(jìn)制編碼，則至少需要（ ）位二進(jìn)制數(shù)。4.邏輯代數(shù)中最基本的運(yùn)算是（ ）運(yùn)算。5.當(dāng)ij時(shí)，同一邏輯函數(shù)的的2個(gè)最小項(xiàng)（ ）。6.邏輯函數(shù)F=AB，它的與或表達(dá)式為F=（ ），或與表達(dá)式為F=（ ），與非-與非表達(dá)式為F=（ ），或非-或非

3、表達(dá)式F=（ ）。7.由于觸發(fā)器有（ ）個(gè)穩(wěn)態(tài)，它可記錄（ ）位二進(jìn)制碼。9.對(duì)與JK觸發(fā)器，若=，則可以完成（ ）觸發(fā)器的邏輯功能。10.用二進(jìn)制導(dǎo)步計(jì)數(shù)器從零計(jì)到十進(jìn)制數(shù)178，則最少需要（ ）個(gè)觸發(fā)器。11.由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，電源電壓為10V，定時(shí)電阻R=11K。現(xiàn)要求單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度為1s，則定時(shí)電容C=（ ）。12. 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，電源電壓為10V，定時(shí)電容C=6200pF。要求單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度為150，則定時(shí)電阻R=（ ）。13.一個(gè)8位D/A轉(zhuǎn)換器的最小輸出電壓,當(dāng)輸入代碼為0100110時(shí)，輸出電壓=（ ）。14.7位D/A轉(zhuǎn)

4、換器的分辨率為（ ）%。15.某一控制系統(tǒng)中有一個(gè)D/A轉(zhuǎn)換器。若系統(tǒng)要求D/A轉(zhuǎn)換器的分辨率優(yōu)于0.5%，應(yīng)選至少為（ ）位的D/A轉(zhuǎn)換器。16.將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)應(yīng)采用（ ）轉(zhuǎn)換器。17.全面描述一個(gè)時(shí)序電路的功能，必須使用3個(gè)方程式。他們是（ ）.（ ）.（ ）。18.描述時(shí)序電路的邏輯功能，除邏輯方程式之外，還有另外3種方法，它們是（ ）.（ ）和（ ）。19.如圖是有555定時(shí)器構(gòu)成的（ ）觸發(fā)器，它可將緩慢變化的輸入信號(hào)變換為（ ）；該電路的回差電壓約為（ ）。 20.二極管門電路如圖，已知二極管.的導(dǎo)通電壓為0.7v，若A端接0.3v，B.C端均接3.6v，則輸出端F的電壓

5、為（ ）。若A.B.C三端均接3.6v，則輸出端F的電壓為（ ）。若A.B.C三端均接-12v，則輸出端F的電壓為（ ）。 二、用卡諾圖法化簡(jiǎn)下列各式：(工程碩士研究生)（P121教材）1. 2. 二、用卡諾圖法化簡(jiǎn)下列各式：(研究生)（P121教材）1. 2. 三、解答1. 電路及各輸入信號(hào)波形圖如下圖，試畫出各個(gè)觸發(fā)器輸出端Q的電壓波形。設(shè)各觸發(fā)器初始狀態(tài)為0。 （P133 6） 2. 已知CMOS邊沿觸發(fā)器結(jié)構(gòu)JK觸發(fā)器的邏輯圖和各輸入端的電壓波形如下圖，試畫出Q端對(duì)應(yīng)的電壓波形。 （P133 7） 3. 邏輯電路如圖，已知CP和X的波形，試畫出Q1和Q2的波形。觸發(fā)器的初始狀態(tài)為0。 4. 邏輯電路如圖，已知CP和A的波形，畫出觸發(fā)器Q端的波形，設(shè)