《電子設(shè)計(jì)自動(dòng)化(EDA)》課程考試試題

1、電子設(shè)計(jì)自動(dòng)化（EDA）課程考試試題一、簡(jiǎn)介本EDA實(shí)驗(yàn)板是中國(guó)傳媒大學(xué)EDA實(shí)驗(yàn)室為開展EDA教學(xué)實(shí)驗(yàn)而設(shè)計(jì)開發(fā)的。通過本實(shí)驗(yàn)板可以使學(xué)生進(jìn)一步的學(xué)習(xí)數(shù)字邏輯電路和PLD器件。實(shí)驗(yàn)板的實(shí)物圖如圖11所示：圖11此實(shí)驗(yàn)板的原理圖如后圖所示本實(shí)驗(yàn)板的版本號(hào)是VER3.0，其開發(fā)環(huán)境是ALTERA公司的MAX+PLUS2，其器件支持為ALTERA公司PLCC84封裝的MAX7000S系列芯片，或者是與其兼容的其它PLD芯片。EPM7000S系列芯片是ALTERA公司比較典型的PLD芯片，具有在線可編程的功能，在具體實(shí)驗(yàn)我們選擇了EPM7128SLC84-15芯片。EPM7128SLC84-15具有

2、128個(gè)宏單元，2500個(gè)左右的可用門，PLCC 84封裝，60個(gè)I/O引腳，4個(gè)專用輸入引腳（引腳圖參見課本P106）?？梢詽M足中小規(guī)模實(shí)驗(yàn)的要求，如果設(shè)計(jì)的規(guī)模比較大可以考慮使用EPM7256S等芯片，其管腳是相互兼容的，只是內(nèi)部包含更多的邏輯單元。 本實(shí)驗(yàn)板提供并口下載電纜一條，此電纜是針對(duì)ATMEL公司ATF1508AS的，和ALTERA公司的BYTEBLASTER并不兼容。實(shí)驗(yàn)板上有一個(gè)JTAG輸入接口，將此并口電纜和實(shí)驗(yàn)板上的接口連接就可以實(shí)現(xiàn)JTAG編程下載。下載電纜只可以從一個(gè)方向插入JTAG接口（有關(guān)下載電纜的詳細(xì)資料請(qǐng)參閱有關(guān)資料）PLD芯片和其外圍電路需要使用+5V的直流

3、穩(wěn)壓電源供電才能正常工作，實(shí)驗(yàn)板上自己帶有整流和穩(wěn)壓電路，可以使用7.5到9伏左右能夠提供250mA以上電流的交流電源或直流電源供電。實(shí)驗(yàn)板上有一個(gè)電源開關(guān)，用來關(guān)閉或開啟電源，電源的開啟或關(guān)閉可以通過發(fā)光二極管來指示，電源開啟時(shí)發(fā)光管點(diǎn)亮，否則熄滅。切記：不能在加電時(shí)插拔JTAG下載電纜，如要插拔下載電纜一定要關(guān)斷電源。二、使用說明1關(guān)于時(shí)鐘的使用說明：實(shí)驗(yàn)板上有一個(gè)8MHZ的晶振，與74LS04組成時(shí)鐘源。此時(shí)鐘信號(hào)一路送到跳線JPCKIN的NF端，當(dāng)跳線跳到此端時(shí)，8MHZ時(shí)鐘直接輸入到PLD芯片的83腳。另一路信號(hào)送到2的14級(jí)分頻器CD4040上，CD4040的輸出經(jīng)跳線JPCLK選

4、擇分頻比送到跳線JPCKIN的DF端，由此可以得到頻率較低的時(shí)鐘源送到PLD芯片的83腳。當(dāng)跳線JPCLK在1端時(shí)，為2 1分頻，當(dāng)在12端時(shí)，為2 12分頻。具體的頻率值見下表。跳線端121110987頻率Hz1953.13906.37812.5156253125062500跳線端654321頻率Hz1250002500005000001000000200000040000002關(guān)于鍵盤輸入使用說明：本實(shí)驗(yàn)板鍵盤輸入分兩部分，4個(gè)獨(dú)立的按鍵，16個(gè)掃描識(shí)別的按鍵。4個(gè)獨(dú)立的按鍵每個(gè)分別對(duì)應(yīng)一個(gè)I/O口，由原理圖知，4個(gè)獨(dú)立按鍵經(jīng)施密特非門做防抖輸入。當(dāng)按鍵沒有按下時(shí)，施密特觸發(fā)器的輸入端通過

5、電阻接地，輸出端為高電平，當(dāng)按鍵按下時(shí)施密特觸發(fā)器的輸入端通過限流電阻接VCC， 因此輸出端為低電平。（具體管腳的接口見附表）16個(gè)按鍵受I/O口數(shù)量限制接成掃描形式，按4行4列的形式排列。4個(gè)行信號(hào)C0、C1、C2、C3一端經(jīng)2K限流電阻后與VCC相連，另一端接PLD芯片的4個(gè)輸入口，因此當(dāng)沒有按鍵按下時(shí)，4個(gè)行信號(hào)始終為高。4個(gè)列信號(hào)H0、H、1H2、H3與PLD芯片的輸出口相連，此四個(gè)端口順序輸出低電平，即同一個(gè)時(shí)刻只有一個(gè)列信號(hào)輸出低電平，其他三個(gè)輸出高電平。因此當(dāng)按鍵按下時(shí)，低電平的列，會(huì)將所對(duì)應(yīng)的行信號(hào)電平拉低，由此就可以確定是哪個(gè)按鍵按下。（具體管腳分配見附表）3DIP開關(guān)的使用

6、說明：實(shí)驗(yàn)板中包含8個(gè)DIP開關(guān)，每個(gè)DIP開關(guān)一端接地另一端接一個(gè)管腳，每個(gè)管腳同時(shí)經(jīng)過一個(gè)10K電阻接VCC。因此當(dāng)DIP開關(guān)在OFF時(shí)，管腳電平為高，當(dāng)DIP開關(guān)為ON時(shí)，管腳電平為低。這樣可以使管腳保持恒定的高或低電平。（具體管腳分配見附表）4發(fā)光排的使用說明：實(shí)驗(yàn)板中有一個(gè)10段發(fā)光排，每段發(fā)光管的正端接PLD芯片的I/O口，負(fù)端通過限流電阻接地。當(dāng)芯片輸出高電平時(shí)發(fā)光管發(fā)亮否則熄滅。（具體管腳分配見附表）5蜂鳴器的使用說明：PLD芯片的56腳輸出經(jīng)兩級(jí)非門放大后送到蜂鳴器的正端，由此當(dāng)56腳輸出高電平時(shí)，蜂鳴器發(fā)聲，否則無聲。（適用于樂曲的演奏等實(shí)驗(yàn)）6數(shù)碼管的使用說明：實(shí)驗(yàn)板上有

7、6個(gè)共陰極7段數(shù)碼管，每個(gè)數(shù)碼管的A-F連接在一起經(jīng)限流電阻后接到PLD芯片的7個(gè)I/O口，每個(gè)數(shù)碼管的陰極分別接到PLD芯片的一個(gè)I/O口。由此可以通過數(shù)碼管陰極的電平來選通數(shù)碼管，當(dāng)陰極電平為高時(shí)數(shù)碼管熄滅，當(dāng)陰極電平為低時(shí)數(shù)碼管可以點(diǎn)亮。這樣6個(gè)數(shù)碼管的陰極y0-y5通過輪流輸出低電平來選通某個(gè)數(shù)碼管，某個(gè)時(shí)刻只有一個(gè)選通端輸出低電平，當(dāng)選通的速度比較快時(shí)，因視覺暫留現(xiàn)象人眼觀察到的數(shù)碼是穩(wěn)定顯示的。7其他使用說明：實(shí)驗(yàn)板上將沒定義的幾個(gè)I/O口和專用輸入引腳通過插針孔引出。專用引腳為INA，I/O口為JPUSER，其對(duì)應(yīng)的管腳在板上標(biāo)出。這些接口可以擴(kuò)展實(shí)驗(yàn)板的應(yīng)用。比如用到第二時(shí)鐘源

8、時(shí)就可以用導(dǎo)線將時(shí)鐘由的2端INA 引入PLD芯片。三、設(shè)計(jì)內(nèi)容：汽車尾燈控制器實(shí)驗(yàn)題目參考數(shù)字邏輯設(shè)計(jì)課本P248。汽車尾部有6個(gè)燈，左右各三個(gè)。這六個(gè)燈受汽車轉(zhuǎn)彎和剎車傳感器的控制。這樣有4個(gè)輸入端：時(shí)鐘（CLK），剎車（STOP），左轉(zhuǎn)彎（LEFT），右轉(zhuǎn)彎（RIGHT）；輸出端為6個(gè)，分別對(duì)應(yīng)一個(gè)燈，其具體功能如下所示。1 當(dāng)汽車左轉(zhuǎn)時(shí)，左側(cè)的三個(gè)燈依次閃亮，當(dāng)汽車右轉(zhuǎn)時(shí)右側(cè)的三個(gè)燈依次閃亮，閃亮的周期為1秒。亮滅滅亮滅滅亮滅滅2當(dāng)汽車剎車時(shí)，6個(gè)尾燈同時(shí)點(diǎn)亮。3. 當(dāng)汽車剎車的同時(shí)轉(zhuǎn)彎時(shí)，轉(zhuǎn)彎側(cè)的燈依次閃亮，另側(cè)燈全亮。在進(jìn)行硬件仿真時(shí)，將左側(cè)的燈定義在發(fā)光排的上面3個(gè)，將右側(cè)的燈定

9、義在發(fā)光排下面3個(gè)上。將時(shí)鐘輸入端的跳線跳到DF端，并在時(shí)鐘周期選擇跳線排上選擇時(shí)鐘。將LEFT、STOP、RIGHT分別定義在獨(dú)立按鍵KEY1、KEY2、KEY3上。需要完成的設(shè)計(jì)內(nèi)容:1、 畫出完成上述要求的功能框圖；2、 設(shè)計(jì)完成此邏輯功能，可以用原理圖或者VHDL，當(dāng)將編譯生成的pof文件寫入PLD硬件時(shí)可以完成上面的功能要求。提示：外部輸入的時(shí)鐘雖然已經(jīng)經(jīng)過CD4040分頻，但是頻率依然很高，需要在芯片的內(nèi)部將輸入時(shí)鐘再進(jìn)行分頻。由此提供秒脈沖，控制發(fā)光排的閃亮。附件一：7000S實(shí)驗(yàn)板管腳定義管腳號(hào)管腳名稱實(shí)驗(yàn)板上名稱管腳號(hào)管腳名稱實(shí)驗(yàn)板上名稱11I/O7段譯碼器中A56I/O蜂鳴

10、器輸出RING10I/O7段譯碼器中B37I/O鍵盤輸入的c09I/O7段譯碼器中C39I/O鍵盤輸入的c18I/O7段譯碼器中D40I/O鍵盤輸入的c26I/O7段譯碼器中E41I/O鍵盤輸入的c35I/O7段譯碼器中F33I/O鍵盤輸入的h04I/O7段譯碼器中G34I/O鍵盤輸入的h181I/O7段譯碼器中DOT35I/O鍵盤輸入的h222I/ODIP136I/O鍵盤輸入的h324I/ODIP283CLK時(shí)鐘輸入CLK25I/ODIP320I/O數(shù)碼管0的選擇口27I/ODIP417I/O數(shù)碼管1的選擇口28I/ODIP515I/O數(shù)碼管2的選擇口29I/ODIP618I/O數(shù)碼管3的選

11、擇口30I/ODIP716I/O數(shù)碼管4的選擇口31I/ODIP812I/O數(shù)碼管5的選擇口44I/O獨(dú)立按鍵KEY184OE自定義輸入接口INA45I/O獨(dú)立按鍵KEY21GCLR自定義輸入接口INA46I/O獨(dú)立按鍵KEY32GCLK2自定義輸入接口INA48I/O獨(dú)立按鍵KEY449I/O自定義輸入接口JPUSER70I/O發(fā)光排150I/O自定義輸入接口JPUSER69I/O發(fā)光排251I/O自定義輸入接口JPUSER68I/O發(fā)光排352I/O自定義輸入接口JPUSER67I/O發(fā)光排454I/O自定義輸入接口JPUSER65I/O發(fā)光排564I/O發(fā)光排663I/O發(fā)光排761I/O發(fā)光排860I/O發(fā)光排958I/O發(fā)光排10注意事項(xiàng)：1、考生須在答卷封面上寫明學(xué)號(hào)、姓名及所在學(xué)習(xí)中心，并與答題內(nèi)容裝訂在一起。答卷封面見下