CMOS工藝流程與MOS電路版圖舉例

1、11. CMOS工藝流程工藝流程 1) 簡化簡化N阱阱CMOS工藝演示工藝演示flash 2) 清華工藝錄像：清華工藝錄像：N阱硅柵阱硅柵CMOS工藝流程工藝流程 3) 雙阱雙阱CMOS集成電路的工藝設(shè)計集成電路的工藝設(shè)計 4) 圖解雙阱硅柵圖解雙阱硅柵CMOS制作流程制作流程2. 典型典型N阱阱CMOS工藝的剖面圖工藝的剖面圖3. Simplified CMOS Process Flow4. MOS電路版圖舉例電路版圖舉例 23光刻光刻1，刻刻N(yùn)阱掩膜版阱掩膜版4光刻光刻1，刻刻N(yùn)阱掩膜版阱掩膜版光刻膠光刻膠掩膜版掩膜版5光刻光刻1，刻刻N(yùn)阱掩膜版阱掩膜版6光刻光刻1，刻刻N(yùn)阱掩膜版阱掩膜版

2、7N阱阱8光刻光刻2，刻有源區(qū)掩膜版，刻有源區(qū)掩膜版二氧化硅二氧化硅掩膜版掩膜版N阱阱9光刻光刻2，刻有源區(qū)掩膜版，刻有源區(qū)掩膜版二氧化硅二氧化硅氮化硅氮化硅掩膜版掩膜版N阱阱10光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版FOXN阱阱11光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版柵氧柵氧N阱阱12光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版N阱阱13光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版掩膜版掩膜版N阱阱14光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版多晶硅多晶硅N阱阱15光刻光刻4，刻，刻P+離子注入離子注入掩膜版掩膜版掩膜版掩膜版P+N阱阱16光刻光刻5，刻，刻N(yùn)+離子注入離子注入掩膜版掩

3、膜版N+N阱阱17PSGN阱阱18光刻光刻6，刻接觸孔刻接觸孔掩膜版掩膜版P+N+N阱阱19光刻光刻7，刻刻Al掩膜版掩膜版AlN阱阱20VDDVoVSSN阱阱21光刻光刻8，刻壓焊孔刻壓焊孔掩膜版掩膜版鈍化層鈍化層N阱阱22N阱硅柵阱硅柵CMOS工藝流程工藝流程232425N阱阱26P-Si SUBN阱阱27N阱阱28N阱阱29N阱阱30N阱阱31N阱阱32多晶硅多晶硅柵氧化層?xùn)叛趸瘜覰阱阱33N阱阱34N阱阱35N阱阱36N阱阱37N阱阱VoVinVSSVDDP-SUB磷注入磷注入硼注入硼注入磷硅玻璃磷硅玻璃38394041形成形成N阱阱初始氧化，形成緩沖層，淀積氮化硅層初始氧化，形成緩沖

4、層，淀積氮化硅層光刻光刻1，定義出，定義出N阱阱反應(yīng)離子刻蝕氮化硅層反應(yīng)離子刻蝕氮化硅層N阱離子注入，先注磷阱離子注入，先注磷31P+ ，后注砷，后注砷75As+3) 雙阱雙阱CMOS集成電路的工藝設(shè)計集成電路的工藝設(shè)計 P sub. 100磷磷31P+砷砷75As+42形成形成P阱阱 在在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會被氧化層保護(hù)而不會被氧化去掉光刻膠及氮化硅層去掉光刻膠及氮化硅層 P阱離子注入，注硼阱離子注入，注硼N阱阱P sub. 10043推阱推阱退火驅(qū)入，雙阱深度約退火驅(qū)入，雙阱深度約1.8m去掉去掉N阱區(qū)的氧化層阱區(qū)的氧化層N阱阱

5、P阱阱44形成場隔離區(qū)形成場隔離區(qū)生長一層薄氧化層生長一層薄氧化層淀積一層氮化硅淀積一層氮化硅光刻光刻2場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來反應(yīng)離子刻蝕氮化硅反應(yīng)離子刻蝕氮化硅場區(qū)硼離子注入以防止場開啟場區(qū)硼離子注入以防止場開啟熱生長厚的場氧化層熱生長厚的場氧化層去掉氮化硅層去掉氮化硅層45閾值電壓調(diào)整注入光刻光刻3，VTP調(diào)整注入光刻光刻4，VTN調(diào)整注入光刻膠光刻膠31P+11B+46形成多晶硅柵（柵定義）形成多晶硅柵（柵定義） 生長柵氧化層生長柵氧化層 淀積多晶硅淀積多晶硅 光刻光刻5， 刻蝕多晶硅柵刻蝕多晶硅柵N阱阱P阱阱47形成硅化物形成硅化物淀積氧化

6、層淀積氧化層反應(yīng)離子刻蝕氧化層，形成反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層（側(cè)壁氧化層（spacer, sidewall）淀積難熔金屬淀積難熔金屬Ti或或Co等等低溫退火，形成低溫退火，形成C-47相的相的TiSi2或或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或或Co高溫退火，形成低阻穩(wěn)定的高溫退火，形成低阻穩(wěn)定的TiSi2或或CoSi248形成形成N管源漏區(qū)管源漏區(qū)光刻光刻6，利用光刻膠將，利用光刻膠將PMOS區(qū)保護(hù)起來區(qū)保護(hù)起來離子注入磷或砷，形成離子注入磷或砷，形成N管源漏區(qū)管源漏區(qū)形成形成P管源漏區(qū)管源漏區(qū)光刻光刻7，利用光刻膠將，利用光刻膠將NMOS區(qū)

7、保護(hù)起來區(qū)保護(hù)起來離子注入硼，形成離子注入硼，形成P管源漏區(qū)管源漏區(qū)49形成接觸孔形成接觸孔 化學(xué)氣相淀積化學(xué)氣相淀積BPTEOS硼磷硅玻璃層硼磷硅玻璃層退火和致密退火和致密光刻光刻8，接觸孔版，接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔50形成第一層金屬形成第一層金屬淀積金屬鎢淀積金屬鎢(W)，形成鎢塞，形成鎢塞51形成第一層金屬形成第一層金屬淀積金屬層，如淀積金屬層，如Al-Si、Al-Si-Cu合金等合金等光刻光刻9，第一層金屬版，定義出連線圖形，第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形反應(yīng)離子刻蝕金屬層，形成互連圖形52形成穿通接觸孔形

8、成穿通接觸孔化學(xué)氣相淀積化學(xué)氣相淀積PETEOS, 等離子增強(qiáng)正硅酸四乙酯熱分解等離子增強(qiáng)正硅酸四乙酯熱分解Plasma Enhanced TEOS ：tetraethylorthosilicate Si-(OC2H5)4 - 通過化學(xué)機(jī)械拋光進(jìn)行平坦化通過化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬形成第二層金屬淀積金屬層，如淀積金屬層，如Al-Si、Al-Si-Cu合金等合金等光刻光刻10，第二層金屬版，定義出連線圖形，第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形反應(yīng)離子刻蝕，形

9、成第二層金屬互連圖形正硅酸乙脂（TEOS）分解65075053合金合金 形成鈍化層形成鈍化層 在低溫條件下在低溫條件下(小于小于300)淀積氮化硅淀積氮化硅 光刻光刻11，鈍化版，鈍化版 刻蝕氮化硅，形成鈍化圖形刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝測試、封裝，完成集成電路的制造工藝 CMOS集成電路采用集成電路采用(100)晶向的硅材料晶向的硅材料5455 首先進(jìn)行表面清洗，去除wafer表面的保護(hù)層和 雜質(zhì)，三氧化二鋁必須以高速粒子撞擊，并 用化學(xué)溶液進(jìn)行清洗。甘油 甘油甘油56 然后在表面氧化二氧化硅膜以減小后一步氮化硅對晶圓的表面應(yīng)力。 涂覆光阻(完整過程包括，甩膠

10、預(yù)烘曝光顯影后烘腐蝕去除光刻膠)。其中二氧化硅以氧化形成，氮化硅LPCVD沉積形成(以氨、硅烷、乙硅烷反應(yīng)生成)。57 光刻技術(shù)去除不想要的部分，此步驟為定出P型阱區(qū)域。 (所謂光刻膠就是對光或電子束敏感且耐腐蝕能力強(qiáng)的材料，常用的光阻液有S1813,AZ5214等)。光刻膠的去除可以用臭氧燒除也可用專用剝離液。氮化硅用180的磷酸去除或含CF4氣體的等離子刻蝕(RIE)。 58 在P阱區(qū)域植入硼(+3)離子，因硅為+4價，所以形成空洞，呈正電荷狀態(tài)。(離子植入時與法線成7度角，以防止發(fā)生溝道效應(yīng)，即離子不與原子碰撞而直接打入)。每次離子植入后必須進(jìn)行退火處理，以恢復(fù)晶格的完整性。(但高溫也影

11、響到已完成工序所形成的格局)。 59 LOCOS (local oxidation of silicon)選擇性氧化：濕法氧化二氧化硅層，因以氮化硅為掩模會出現(xiàn)鳥嘴現(xiàn)象， 影響尺寸的控制。二氧化硅層在向上生成的同時也向下移動，為膜厚的0.44倍，所以在去除二氧化硅層后，出現(xiàn)表面臺階現(xiàn)象。濕法氧化快于干法氧化，因OH基在硅中的擴(kuò)散速度高于O2。硅膜越厚所需時間越長。 60 去除氮化硅和表面二氧化硅層。露出N型阱區(qū) 域。(上述中曝光技術(shù)光罩與基片的距離分為接觸式、接近式和投影式曝光三種，常用投影式又分為等比和微縮式。曝光會有清晰度和分辯率，所以考慮到所用光線及波長、基片表面平坦度、套刻精度、膨脹系

12、數(shù)等)。61 離子植入磷離子(+5)，所以出現(xiàn)多余電子，呈現(xiàn)負(fù)電荷狀態(tài)。電荷移動速度高于P型約0.25倍。以緩沖氫氟酸液去除二氧化硅層。 62 在表面重新氧化生成二氧化硅層，LPCVD沉積 氮化硅層，以光阻定出下一步的field oxide區(qū)域。63 在上述多晶硅層外圍，氧化二氧化硅層以作為保護(hù)。涂布光阻，以便利用光刻技術(shù)進(jìn)行下一步的工序。64 形成NMOS，以砷離子進(jìn)行植入形成源漏極。 此工序在約1000中完成，不能采用鋁柵極工藝，因鋁不能耐高溫，此工藝也稱為自對準(zhǔn)工藝。砷離子的植入也降低了多晶硅的電阻率(塊約為30歐姆)。還采用在多晶硅上沉積高高熔點(diǎn)金屬材料的硅化物熔點(diǎn)金屬材料的硅化物(M

13、oSi2、WSi2、TiSi2等)，形成多層結(jié)構(gòu) 65 以類似的方法，形成PMOS，植入硼(+3)離子。 (后序中的PSG或BPSG能很好的穩(wěn)定能動鈉離子，以保證MOS電壓穩(wěn)定)。66 后序中的二氧化硅層皆是化學(xué)反應(yīng)沉積而成，其中加入PH3形成PSG (phospho-silicate-glass)，加入B2H6形成BPSG (boro-phospho-silicate-glass)以平坦表面。所謂PECVD (plasma enhanced CVD) 在普通CVD反應(yīng)空間導(dǎo)入電漿(等離子)，使氣體活化以降低反應(yīng)溫度)。6768 光刻技術(shù)定出孔洞，以濺射法或真空蒸發(fā)法，依次沉積鈦+氮化鈦+鋁+

14、氮化鈦等多層金屬。(其中還會考慮到鋁的表面氧化和氯化物的影響)。由于鋁硅固相反應(yīng)，特別對淺的PN結(jié)難以形成漏電流 (leak current)小而穩(wěn)定的接觸，為此使用TiN等材料，以抑制鋁硅界面反應(yīng)，并有良好的歐姆，這種材料也稱為勢壘金屬(barrier metal)。 69 RIE刻蝕出布線格局。以類似的方法沉積第二層金屬，以二氧化硅絕緣層和介電層作為層間保 護(hù)和平坦表面作用。70 為滿足歐姆接觸要求，布線工藝是在含有510%氫的氮?dú)庵?，?00500溫度下熱處理1530分鐘(也稱成形forming)，以使鋁和硅合金化。最后還要定出PAD接觸窗，以便進(jìn)行bonding工作。 (上述形成的薄膜

15、厚度的計算可采用光學(xué)衍射、傾斜研磨、四探針法等方法測得)。 7172源源硅柵硅柵漏漏薄氧化層薄氧化層金屬金屬場氧化層場氧化層p-阱阱n-襯底襯底（FOX）低氧低氧73p+p+p-74Process (Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧低氧場氧場氧p-subp+InVDDS G DD G S圖例圖例75InTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetal

16、Legend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well圖例圖例76field oxidefield oxidefield oxide773. Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin oxide)Deposit and pattern poly-silicon layerImplant source and drain regions, substrate contactsCreate contact wi

17、ndows, deposit and pattern metal layers78Cross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET79Top ViewCross-Section80Top ViewOhmic contactsCross-Section81Top ViewCross-Section82Top ViewCross-Section83Top ViewCross-Section84DiffusionSiO2Polysilicon85DiffusionPolysi

18、licon86N-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion87DiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 188Metal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND891) 鋁柵鋁柵CMOS電路版圖設(shè)計規(guī)則電路版圖設(shè)計規(guī)則2) 鋁柵、硅柵鋁柵、硅柵MOS器件的版圖器件的版圖3)

19、鋁柵工藝鋁柵工藝CMOS版圖舉例版圖舉例 4) 硅硅柵工藝柵工藝MOS電路版圖舉例電路版圖舉例 5) P阱硅柵單層鋁布線阱硅柵單層鋁布線CMOS集成電路的工藝集成電路的工藝過程過程6) CMOS IC 版圖設(shè)計技巧版圖設(shè)計技巧 7) CMOS反相器版圖流程反相器版圖流程901) 鋁柵鋁柵CMOS電路電路版圖設(shè)計規(guī)則版圖設(shè)計規(guī)則91 該圖的說明a 溝道長度 3b GS/GD覆蓋c p+，n+最小寬度3d p+，n+最小間距3e p阱與n+區(qū)間距2f 孔距擴(kuò)散區(qū)最小間距 2g Al覆蓋孔孔 2 3或 3 3h Al柵跨越p+環(huán)i Al最小寬度4j Al最小間距3p+Al1n+92硅柵硅柵MOS器件

20、器件鋁柵鋁柵MOS器件器件93 Source/Drain: Photomask (dark field)Clear GlassChromiumCross Section鋁柵鋁柵MOS工藝掩膜版的說明工藝掩膜版的說明94 Gate: Photomask (dark field)Clear GlassChromiumCross Section95 Contacts: Photomask (dark field)Clear GlassChromiumCross Section96 Metal Interconnects: Photomask (light field)ChromiumClear Gl

21、assCross Section97正膠正膠98Self-Align Doping99 field oxide (FOX)metal-poly insulator thin oxide100 3) 鋁柵工藝鋁柵工藝CMOS反相器版圖舉例反相器版圖舉例 圖2為鋁柵CMOS反相器版圖示意圖?？梢姡瑸榱朔乐辜纳鷾系酪约皃管、n管的相互影響，采用了保護(hù)環(huán)或隔離環(huán)：對n溝器件用p+環(huán)包圍起來， p溝器件用n+環(huán)隔離開，p+、n+環(huán)都以反偏形式接到地和電源上，消除兩種溝道間漏電的可能。 101圖2 鋁柵CMOS反相器版圖示意圖 版圖分解：1.刻P阱2. 刻P+區(qū)/保護(hù)環(huán)3. 刻n+區(qū)/保護(hù)帶4. 刻柵、預(yù)

22、刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔P+區(qū)保護(hù)環(huán)區(qū)保護(hù)環(huán)n+區(qū)區(qū)/保護(hù)帶保護(hù)帶1023版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔 1034版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔104 4) 硅柵硅柵MOS版圖舉例版圖舉例E/E NMOS反相器反相器 刻有源區(qū) 刻多晶硅柵刻N(yùn)MOS管S、D 刻接觸孔 反刻Al 圖5 E/E NMOS反相器版圖示意圖105E/D NMOS 反相器 刻有源區(qū) 刻耗盡注入?yún)^(qū) 刻多晶硅柵 刻N(yùn)MOS

23、管S、D 刻接觸孔 反刻Al 圖6 E/D NMOS 反相器版圖 106 在MOS集成電路中，有些設(shè)計需要采用耗盡型MOS管，這樣在MOS工藝過程中必須加一塊光刻掩膜版，其目的是使非耗盡型MOS管部分的光刻膠不易被刻蝕，然后通過離子注入和退火、再分布工藝，改變耗盡型MOS管區(qū)有源區(qū)的表面濃度，使MOS管不需要柵電壓就可以開啟工作。 然后采用干氧濕氧干氧的方法進(jìn)行場氧制備，其目的是使除有源區(qū)部分之外的硅表面生長一層較厚的SiO2層，防止寄生MOS管的形成。107 硅柵硅柵CMOS與非門版圖舉例與非門版圖舉例 刻P阱刻p+環(huán)刻n+環(huán)刻有源區(qū)刻多晶硅柵刻PMOS管S、D刻N(yùn)MOS管S、D刻接觸孔反刻

24、Al 圖7 硅柵CMOS與非門版圖 1088109ViV oT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssV oVdd5. 刻刻N(yùn)MOS管管S、D6. 刻接觸孔刻接觸孔7. 反刻反刻Al (W/L)p=3(W/L)n1. 刻刻P阱阱2. 刻有源區(qū)刻有源區(qū)3. 刻多晶硅柵刻多晶硅柵4. 刻刻PMOS管管S、D1101. 刻刻P阱阱2. 刻有源區(qū)刻有源區(qū)3. 刻多晶硅柵刻多晶硅柵1114. 刻刻PMOS管管S、D5. 刻刻N(yùn)MOS管管S、D112VDDVoViVss7. 反刻反刻Al6. 刻接觸孔刻接觸孔VDDViVssVo113光刻光刻1與光刻與光刻2套刻套刻光

25、刻光刻2與光刻與光刻3套刻套刻114光刻光刻3與光刻與光刻4套刻套刻光刻膠保護(hù)光刻膠保護(hù)光刻光刻4與光刻與光刻5套刻套刻光刻膠保護(hù)光刻膠保護(hù)刻刻PMOS管管S、D刻刻N(yùn)MOS管管S、DDDSS115光刻光刻5與光刻與光刻6套刻套刻VDDViVssVo光刻光刻6與光刻與光刻7套刻套刻VDDViVDDVoViVssVDDViVssVo116ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDD117 下面以光刻掩膜版為基準(zhǔn)，先描述一個P阱硅柵單層鋁布線CMOS集成電路的工藝過程的主要步驟，用以說明如何在CMOS工藝線上制造CMOS集成電路。（見教材第（見

26、教材第7-9頁，圖頁，圖1.12）118CMOS集成電路工藝集成電路工藝-以以P阱硅柵阱硅柵CMOS為例為例 1、光刻、光刻I-阱區(qū)光刻，刻出阱區(qū)注入孔阱區(qū)光刻，刻出阱區(qū)注入孔 N-SiSiO2119 2、阱區(qū)注入及推進(jìn)，形成阱區(qū)、阱區(qū)注入及推進(jìn)，形成阱區(qū)N-subP-well120 3、去除、去除SiO2，長薄氧，長長薄氧，長Si3N4N-subP-wellSi3N4薄氧薄氧121 4、光、光II-有源區(qū)光刻，刻出有源區(qū)光刻，刻出PMOS管、管、NMOS管的源、柵和漏區(qū)管的源、柵和漏區(qū)N-SiP-wellSi3N4122 5、光、光III-N管場區(qū)光刻，管場區(qū)光刻，N管場區(qū)注入孔，管場區(qū)注入

27、孔，以以提高場開啟提高場開啟，減少閂鎖效應(yīng)及改善阱的接，減少閂鎖效應(yīng)及改善阱的接觸。觸。光刻膠N-SiP-B+123 6、長場氧，漂去、長場氧，漂去SiO2及及Si3N4，然后長柵，然后長柵氧。氧。N-SiP-124 7、光、光-p管場區(qū)光刻（用光管場區(qū)光刻（用光I的負(fù)版），的負(fù)版），p管場區(qū)注入，管場區(qū)注入， 調(diào)節(jié)調(diào)節(jié)PMOS管的開啟電壓管的開啟電壓，然后生長多晶硅。然后生長多晶硅。N-SiP-B+125 8、光、光-多晶硅光刻，形成多晶硅柵及多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅電阻多晶硅N-SiP-126 9、光、光I-P+區(qū)光刻，刻去區(qū)光刻，刻去P管上的膠。管上的膠。P+區(qū)注入，形

28、成區(qū)注入，形成PMOS管的源、漏區(qū)及管的源、漏區(qū)及P+保護(hù)環(huán)（圖中沒畫出保護(hù)環(huán)（圖中沒畫出P+保護(hù)環(huán)）。保護(hù)環(huán)）。N-SiP-B+127 10、光、光-N管場區(qū)光刻，刻去管場區(qū)光刻，刻去N管上的膠。管上的膠。 N管場區(qū)注入，形成管場區(qū)注入，形成NMOS的源、漏區(qū)及的源、漏區(qū)及N+保護(hù)環(huán)（圖中沒畫出）。保護(hù)環(huán)（圖中沒畫出）。光刻膠N-SiP-As128 11、長、長PSG（磷硅玻璃）。（磷硅玻璃）。PSGN-SiP+P-P+N+N+129 12、光刻、光刻-引線孔光刻引線孔光刻。PSGN-SiP+P-P+N+N+130 13、光刻、光刻-引線孔光刻（反刻引線孔光刻（反刻Al）。PSGN-SiP+

29、P-P+N+N+VDDINOUTPNSDDSAl131 特性表實際上是一種特殊的真值表，它對觸發(fā)器的描述十分具體。這種真值表的輸入變量（自變量）除了數(shù)據(jù)輸入外，還有觸發(fā)器的初態(tài)，而輸出變量（因變量）則是觸發(fā)器的次態(tài)。特性方程是從特性表歸納出來的，比較簡潔；狀態(tài)轉(zhuǎn)換圖這種描述方法則很直觀。 ？132133QQMR,PMR,N圖例：圖例：實線：擴(kuò)散區(qū)，實線：擴(kuò)散區(qū)，虛線：鋁，虛線：鋁，陰影線：多晶硅、陰影線：多晶硅、黑方塊：引線孔黑方塊：引線孔N阱阱134 6) CMOS IC 版圖設(shè)計技巧版圖設(shè)計技巧 1、布局要合理、布局要合理 （1）引出端分布是否便于使用或與其他相關(guān)電路兼）引出端分布是否便于

30、使用或與其他相關(guān)電路兼容，是否符合管殼引出線排列要求。容，是否符合管殼引出線排列要求。（2）特殊要求的單元是否安排合理，如）特殊要求的單元是否安排合理，如p阱與阱與p管漏管漏源源p+區(qū)離遠(yuǎn)一些，使區(qū)離遠(yuǎn)一些，使 pnp ，抑制，抑制Latch-up，尤其是輸，尤其是輸出級更應(yīng)注意。出級更應(yīng)注意。（3）布局是否緊湊，以節(jié)約芯片面積，一般盡可能）布局是否緊湊，以節(jié)約芯片面積，一般盡可能將各單元設(shè)計成方形。將各單元設(shè)計成方形。（4）考慮到熱場對器件工作的影響，應(yīng)注意電路溫）考慮到熱場對器件工作的影響，應(yīng)注意電路溫度分布是否合理。度分布是否合理。 135 2、單元配置恰當(dāng)、單元配置恰當(dāng) （1）芯片面積

31、降低）芯片面積降低10%，管芯成品率，管芯成品率/圓圓片片 可提高可提高15 20%。 （2）多用并聯(lián)形式，如或非門，少用串）多用并聯(lián)形式，如或非門，少用串聯(lián)形式，如與非門。聯(lián)形式，如與非門。 （3）大跨導(dǎo)管采用梳狀或馬蹄形，小跨）大跨導(dǎo)管采用梳狀或馬蹄形，小跨導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)整。整。136 3、布線合理、布線合理 布線面積往往為其電路元器件總面積的幾倍，在多層布線中尤為突出。擴(kuò)散條/多晶硅互連多為垂直方向，金屬連線為水平方向，電源地線采用金屬線，與其他金屬線平行。長連線選用金屬。 多晶硅穿過Al線下面時，長度盡可能短，以降低寄生電容。

32、注意VDD、VSS布線，連線要有適當(dāng)?shù)膶挾取?容易引起“串?dāng)_”的布線（主要為傳送不同信號的連線），一定要遠(yuǎn)離，不可靠攏平行排列。 137 4、CMOS電路版圖設(shè)計對布線和接觸孔電路版圖設(shè)計對布線和接觸孔的特殊要求的特殊要求 （1）為抑制Latch up，要特別注意合理布置電源接觸孔和VDD引線，減小橫向電流密度和橫向電阻RS、RW。 采用接襯底的環(huán)行VDD布線。 增多VDD、VSS接觸孔，加大接觸面積，增加連線牢固性。 對每一個VDD孔，在相鄰阱中配以對應(yīng)的VSS接觸孔，以增加并行電流通路。 盡量使VDD、VSS接觸孔的長邊相互平行。 接VDD的孔盡可能離阱近一些。 接VSS的孔盡可能安排在阱

33、的所有邊上（P阱）。 138（2）盡量不要使多晶硅位于）盡量不要使多晶硅位于p+區(qū)域上區(qū)域上多晶硅大多用n+摻雜，以獲得較低的電阻率。若多晶硅位于p+區(qū)域，在進(jìn)行p+摻雜時多晶硅已存在，同時對其也進(jìn)行了摻雜導(dǎo)致雜質(zhì)補(bǔ)償，使多晶硅。（3）金屬間距應(yīng)留得較大一些（）金屬間距應(yīng)留得較大一些（3 或或4 ） 因為，金屬對光得反射能力強(qiáng)，使得光刻時難以精確分辨金屬邊緣。應(yīng)適當(dāng)留以裕量。139 5、雙層金屬布線時的優(yōu)化方案、雙層金屬布線時的優(yōu)化方案 （1）全局電源線、地線和時鐘線用第二層金屬線。 （2）電源支線和信號線用第一層金屬線（兩層金屬之間用通孔連接）。 （3）盡可能使兩層金屬互相垂直，減小交疊部分

34、得面積。1407) CMOS反相器反相器版圖流程版圖流程141N wellP wellCMOS反相器版圖流程反相器版圖流程(1)1. 阱阱做做N阱和阱和P阱封閉圖形，阱封閉圖形，窗口注入形成窗口注入形成P管和管和N管的襯底管的襯底142N diffusionCMOS反相器版圖流程反相器版圖流程(2)2. 有源區(qū)有源區(qū)做晶體管的區(qū)域（做晶體管的區(qū)域（G、D、S、B區(qū)區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層143P diffusionCMOS反相器版圖流程反相器版圖流程(2)2. 有源區(qū)有源區(qū)做晶體管的區(qū)域（做晶體管的區(qū)域（G、D、S、B區(qū)區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層144Poly gateCMOS反相器版圖流程反相器版圖流程(3)3. 多晶硅多晶硅做硅柵和多晶硅連線。做硅柵和多晶硅連線。封閉圖形處，保留多晶硅封閉圖形處，保留多晶硅 145N+ implantCMOS反相器版圖流程反