工藝及版圖設(shè)計課程設(shè)計

1、華僑大學(xué)電子工程系集成電路工藝及版圖設(shè)計課程設(shè)計報告設(shè)計課題:姓 名:Ma Jialu 馬佳路專 業(yè): 10集成 學(xué) 號: 1015251022日 期 2012 年12月 29 日2012 年12月30日 指導(dǎo)教師:黃偉偉華僑大學(xué)廈門專用集成電路與系統(tǒng)重點(diǎn)實(shí)驗(yàn)室-2012-目 錄1設(shè)計的任務(wù)與要求12.電路原理圖與模塊劃分13.模塊電路版圖設(shè)計53.1 模塊1電路原理圖63.2 使用棍棒圖對模塊1電路進(jìn)行預(yù)布圖63.3模塊1實(shí)際版圖63.4模塊2電路原理圖63.5 使用棍棒圖對模塊2電路進(jìn)行預(yù)布圖63.6模塊2實(shí)際版圖63.7模塊3電路原理圖63.8 使用棍棒圖對模塊3電路進(jìn)行預(yù)布圖63.9模

2、塊3實(shí)際版圖64.整體電路版圖及驗(yàn)證104.1整體電路版圖布局方案64.2整體電路版圖布局64.3 DRC驗(yàn)證結(jié)果64.4 LVS驗(yàn)證結(jié)果65.經(jīng)驗(yàn)體會15一設(shè)計任務(wù)與要求：設(shè)計任務(wù)：本實(shí)驗(yàn)的任務(wù)為設(shè)計一個電壓源電路的版圖設(shè)計要求：1.分層次劃分電路圖2.使用棍棒圖進(jìn)行版圖預(yù)布圖設(shè)計3.基于CSMC 0.5um DPTM工藝完成模塊電路版圖設(shè)計4.基于CSMC 0.5um DPTM工藝完成整體電路版圖設(shè)計并完成DRC/LVS驗(yàn)證二電路原理圖與電路模塊劃分：整體電路圖如下圖所示：由一個OSCRING電路與CHOPOP電路,開關(guān)電路電阻陣列和BJT陣列五個模塊構(gòu)成。本電路主要需要完成下列4部分版圖

3、設(shè)計 CHOPOP版圖 OSCRING版圖 19：19：2的比例電阻陣列 10：1的比例BJT三模塊電路版圖設(shè)計：3.1 CHOPOP電路原理圖組成說明Dummy備注1開關(guān)電路4個NMOS否低度匹配2電流鏡1：2：2 PMOS偏置電流鏡否低度匹配3輸入對管3：3 PMOS輸入對管否共質(zhì)心匹配4輸入對管2：2 NMOS輸入對管否共質(zhì)心匹配5電阻rhr1k否6電容面積7其他3.2CHOPOP的棍棒圖預(yù)布圖3：3 PMOS輸入對管1：2：2 PMOS偏置電流鏡3：3輸入對管2：2輸入對管3.3 CHOPOP電路的實(shí)際版圖版圖面積約80um X 70um 3.4 OSCRING電路原理圖：組成說明Du

4、mmy備注1開關(guān)電路4個NMOS否低度匹配2電流鏡1：2：2 PMOS偏置電流鏡否低度匹配3輸入對管3：3 PMOS輸入對管否共質(zhì)心匹配4輸入對管2：2 NMOS輸入對管否共質(zhì)心匹配5電阻rhr1k否6電容面積7其他3.5OSCRING電路的實(shí)際版圖3.6 電阻陣列電路圖修改后的電阻陣列電路圖：電路修改：將原有19：19：2電阻改為38：38：（1/2）X4的比例電阻列，外加Dummy電阻電阻材料：1K的非摻雜非硅化的高阻Poly電阻3.7 電阻陣列棍棒圖預(yù)布圖3.8 電阻陣列實(shí)際版圖版圖面積：330um X 18um3.9BJT電路圖3.10 BJT模塊棍棒圖預(yù)布圖3.11 BJT模塊實(shí)際電

5、路圖版圖面積：80um X 130um 四整體電路版圖設(shè)計及驗(yàn)證：4.1 整體版圖布局方案（大致畫出模塊之間走線圖，注意金屬1和金屬2區(qū)分開用不同顏色或形狀的線區(qū)分）4.2 整體版圖結(jié)構(gòu)版圖面積約：460um X 120um4.2 DRCDRC.Result說明：DRC所示兩個錯誤為金屬覆蓋率錯誤DRC Summary報告4.3 LVSLVS ReportLVS端口/連線/器件數(shù)量報告（原始報告）LVS端口/連線/器件數(shù)量報告（最終報告）五課程設(shè)計體會總結(jié)：記得老師曾說版圖是一門藝術(shù)，剛開始還不太理解，經(jīng)過一個學(xué)期近十個練習(xí)和最后的課程設(shè)計之后，終于體會到了此門藝術(shù)的博大精深。在這里你必須通盤考慮事情，不管是布局，匹配，走線，還是最終的面積和性能，雖然可以選擇性的顧此失彼，但要布出高性能的版圖還是很不容易的當(dāng)然要想真正把版圖學(xué)好