實(shí)驗(yàn)2 七人表決器

1、1實(shí)驗(yàn)2 七人表決器2ZY11EDA13BE實(shí)驗(yàn)箱簡介31. 實(shí)驗(yàn)箱俯視圖4本實(shí)驗(yàn)箱采用先進(jìn)的主板適配板擴(kuò)展板的靈活結(jié)構(gòu)，并采用ALTERA公司ACEX系列3萬門的FPGA器件EP1K30QC2082為核心處理芯片。提供1968個(gè)寄存器，24576個(gè)存儲(chǔ)位，30000個(gè)典型門，因此EP1K30非常適合于構(gòu)建復(fù)雜邏輯功能和存儲(chǔ)功能。52. 核心芯片俯視圖6 EP1K30包含一個(gè)嵌入式陣列來完成存儲(chǔ)功能，一個(gè)邏輯陣列來完成通用邏輯功能和眾多的引腳從而使其可以作為接口與系統(tǒng)組件有效連接。做實(shí)驗(yàn)時(shí)切記不要用手觸摸核心芯片A，靜電可能會(huì)損壞此貼片芯片。73. 電源模塊8 電源模塊包括3個(gè)開關(guān)，7個(gè)電壓輸

2、出插孔。其中交流開關(guān)用于打開從220V交流電源接入的內(nèi)部變壓器，為實(shí)驗(yàn)箱提供基本工作電源。打開交流開關(guān)，電源指示燈PL0亮，實(shí)驗(yàn)箱進(jìn)入待機(jī)狀態(tài)。按鈕開關(guān)APW1用于打開主板中模塊工作電源，按下APW1后，電源指示燈PL1亮，實(shí)驗(yàn)箱進(jìn)入工作狀態(tài)，為系統(tǒng)提供+5V,+3.3V,+2.5V,+1.8V電源 。按鈕開關(guān)APW2用于打開12V，12V電源，按下APW2后，電源指示燈PL2、PL3亮。9電源的打開順序是:先打開交流開關(guān),再打開直流開關(guān),最后打開各個(gè)模塊的控制開關(guān)。電源關(guān)掉的順序剛好相反。104. 通用編程模塊11 本模塊為FPGA/CPLD通用配置/編程模塊，可以使用本模塊對(duì)ALTERA、

3、LATTICE、XILINX等國際著名PLD公司的幾乎所有isp器件或FPGA/CPLD器件進(jìn)行編程下載并且能自動(dòng)識(shí)別目標(biāo)器件。 本模塊由并口插座、核心電壓跳線選擇器、下載接口三部分組成。 用25芯并口延長線將計(jì)算機(jī)并口與實(shí)驗(yàn)箱并口插座連接起來，以實(shí)現(xiàn)計(jì)算機(jī)對(duì)可編程器件的編程。 12 注意：核心電壓跳線選擇器上的短路器不可拔出，否則可能會(huì)損壞核心芯片A。135. 配置模塊14 本模塊由核心芯片下載接口和配制芯片EPC2下載接口兩部分組成。跳線器CK1用來選擇核心芯片A（EP1K30）的接口電壓（VCCIO），短接1、2腳為3.3V，短接2、3腳為2.5V，新產(chǎn)品統(tǒng)一1、2腳短接；跳線器CK2始

4、終短接，為核心芯片A（EP1K30）提供核心工作電壓（VCCINT）2.5V。注意跳線器CK1、 CK2上的短路器不可拔出。156. 模式選擇模塊 本模塊采用8位撥碼開關(guān)，實(shí)現(xiàn)硬件資源免連線功能，同時(shí)是為了全面開放I/O口而設(shè)計(jì)的。在不使用實(shí)驗(yàn)箱上相應(yīng)資源而要使用I/O口時(shí)，所有撥碼開關(guān)均撥向下，此時(shí)硬件資源相連的I/O口會(huì)開放給用戶自由使用。當(dāng)需要使用實(shí)驗(yàn)箱上的資源時(shí)，將相應(yīng)的撥碼開關(guān)撥箱上，此時(shí)與此硬件資源相連的I/O口即被占用，用戶可利用這些資源進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)。 模式選擇撥碼開關(guān)在實(shí)驗(yàn)箱上有明確標(biāo)識(shí)，第一位撥位開關(guān)撥向上即數(shù)碼管顯示模塊工作，依此類推。16撥碼開關(guān)2、3分別控制LED1

5、-8和LED9-16。撥碼開關(guān)4、5分別控制開關(guān)按鍵KD1-KD8和KD9-KD16。其它撥碼開關(guān)意義如圖所示。177. 開關(guān)按鍵模塊 本模塊包含撥位開關(guān)KD1-KD16，按鍵K1-K16以及開關(guān)按鍵指示燈KL1-KL16。序號(hào)相同的組件是接在同一個(gè)I/O口上的，如KD5、K5及KL5是接在一起的。撥位開關(guān)撥向上表示向該I/O口輸入高電平，否則是輸入低電平。 188. LED顯示模塊 本模塊是常用的數(shù)字系統(tǒng)輸出模塊，即用LED的亮與滅觀察輸出電平的高與低。199. 數(shù)字時(shí)鐘源模塊2010. 鍵盤模塊可用于輸入十六進(jìn)制數(shù)0F。2111. 模擬信號(hào)源模塊22 本模塊提供模擬信號(hào)，可輸出正弦波、方波

6、、三角波，并且輸出信號(hào)的頻率、幅度、占空比均可調(diào)，可作為模數(shù)轉(zhuǎn)換的輸入信號(hào)使用。 2312. 液晶顯示模塊2413. 數(shù)碼管顯示模塊2514. 喇叭模塊 本模塊提供音頻信號(hào)輸出。2615. 邏輯筆模塊2716. A/D、D/A轉(zhuǎn)換模塊2817. 信號(hào)調(diào)節(jié)模塊本模塊主要用于對(duì)模擬信號(hào)進(jìn)行調(diào)節(jié)。2918. 濾波模塊 本模塊主要用于對(duì)模擬信號(hào)進(jìn)行濾波。3019. 分立元件模塊 本模塊主要用于模擬可編程實(shí)驗(yàn)中。3120. ALTERA公司EP1K100數(shù)字適配板3221. LATTICE公司ispPAC20模擬適配板3322. 單片機(jī)擴(kuò)展板3423. 點(diǎn)陣、交通燈擴(kuò)展板35一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?1

7、. 復(fù)習(xí)組合邏輯電路實(shí)驗(yàn)內(nèi)容。復(fù)習(xí)組合邏輯電路實(shí)驗(yàn)內(nèi)容。2. 熟悉熟悉ZY11EDA13BE實(shí)驗(yàn)箱。實(shí)驗(yàn)箱。3. 初步了解初步了解CPLD/FPGA層次化的設(shè)計(jì)方法。層次化的設(shè)計(jì)方法。36 七人表決器，即七人參與表決，超過半數(shù)投贊成票，表決通過，否則不通過。實(shí)驗(yàn)可參考以下思路設(shè)計(jì)。 首先設(shè)計(jì)一個(gè)全加器，并生成如下圖所示符號(hào)，即將f_adder模塊編譯成工作庫（當(dāng)前項(xiàng)目設(shè)計(jì)文件夾）中的一個(gè)元件。 二、基本原理二、基本原理全加器符號(hào)37 我們分析一下七人表決器全加結(jié)果CBA（從高位到低位）中有八種情況：000-111，輸出為“1”的量為100-111,根據(jù)這種真值表用卡諾圖化簡可得出最簡邏輯表達(dá)示

8、為OUT=C，即全加結(jié)果最高位決定了結(jié)果。多位加法器實(shí)現(xiàn)的最基本組合邏輯單元為全加器，在全加器的基礎(chǔ)上我們用層次化設(shè)計(jì)方法即可實(shí)現(xiàn)七人表決器。38三、實(shí)驗(yàn)內(nèi)容三、實(shí)驗(yàn)內(nèi)容 1. 利用利用MaxplusII軟件設(shè)計(jì)一個(gè)七人表決軟件設(shè)計(jì)一個(gè)七人表決器，設(shè)計(jì)方法不限器，設(shè)計(jì)方法不限 。2. 對(duì)七人表決器電路進(jìn)行時(shí)序仿真。對(duì)七人表決器電路進(jìn)行時(shí)序仿真。3. 對(duì)七人表決器電路進(jìn)行下載，驗(yàn)證電對(duì)七人表決器電路進(jìn)行下載，驗(yàn)證電路的正確性。路的正確性。391. 確定目標(biāo)器件1) 將設(shè)計(jì)結(jié)果編程/下載到目標(biāo)器件中。但因?yàn)榍懊婢幾g時(shí)，是由編譯器自動(dòng)為你的設(shè)計(jì)選擇目標(biāo)器件并進(jìn)行管腳鎖定的，所以為使設(shè)計(jì)符合用戶要求，

9、將由用戶進(jìn)行目標(biāo)器件選擇和管腳鎖定。 EDA-E實(shí)驗(yàn)箱上使用的目標(biāo)器件為ACEX1K系列中EP1K30QC208-2全稱意義：全稱意義：EP1K30QC208-2Altera公司ACEX1K系列中器件3萬典型門：30*1K（1000）貼片封裝芯片管腳數(shù)速度等級(jí)，單位為ns402）器件選擇方法：A.菜單“Assign”下選擇“Device”項(xiàng)可打開如下圖所示的器件選擇對(duì)話框；B.單擊“Device Family”區(qū)的下拉按鈕，可進(jìn)行器件系列選擇，選擇ACEX1K；C.去掉速度等級(jí)限制的選擇項(xiàng)；D.在器件型號(hào)列表區(qū)找出目標(biāo)器件并雙擊選中。E.若沒有選配的配置器件（EPC2LC20）則點(diǎn)擊“OK”按

10、鈕完成了目標(biāo)器件選擇功能，否則點(diǎn)擊“Device Options”按鈕，進(jìn)行下面的配置設(shè)置。41F.出現(xiàn)右圖所示圖形，按右圖所示選擇 配 置 器 件EPC2LC20 ，則點(diǎn)擊“OK”按鈕完成了配置器件選擇。返回到器件選擇對(duì)話框，擊點(diǎn)“OK”按鈕，這樣就完成了所有目標(biāo)器件設(shè)置。422. 引腳鎖定1)調(diào)出引腳鎖定對(duì)話框。注意：管腳定義跟目標(biāo)器件及硬件相關(guān)。注意：管腳定義跟目標(biāo)器件及硬件相關(guān)。432)定義引腳特別注意：引腳重新定義后必須再通過編譯器特別注意：引腳重新定義后必須再通過編譯器“Compile”Compile”對(duì)文件對(duì)文件重新進(jìn)行編譯，以便將引腳信息編入下載文件中。重新進(jìn)行編譯，以便將引腳

11、信息編入下載文件中。目標(biāo)芯片為目標(biāo)芯片為ACEX1KACEX1K系列的系列的EP1K30QC208-2EP1K30QC208-2，芯片芯片4545、4646腳對(duì)腳對(duì)應(yīng)硬件按鍵應(yīng)硬件按鍵1 1、2 2，1919、2424腳對(duì)應(yīng)硬件發(fā)光二極管腳對(duì)應(yīng)硬件發(fā)光二極管1 1、2 2。輸入半加器的端口名輸入半加器的端口名輸入目標(biāo)芯片對(duì)應(yīng)管輸入目標(biāo)芯片對(duì)應(yīng)管腳號(hào)腳號(hào)增加到列表框增加到列表框引腳鎖定列引腳鎖定列表框表框端口輸入輸出類型選擇443)鎖定后重新編譯；引腳重新定義后必須再通過編譯器“Compile”對(duì)文件重新進(jìn)行編譯，以便將引腳信息編入下載文件中。此時(shí)回到原來的設(shè)計(jì)文件“7vote.gdf”上的輸入輸出信號(hào)旁都標(biāo)有其對(duì)應(yīng)的管腳號(hào)。45編程下載1）將25針下載電纜線一端插入LPT1（打印機(jī)口即并行口），另一端連接到實(shí)驗(yàn)箱主板系統(tǒng)的通用編程模塊