CPLD實(shí)現(xiàn)快速低開關(guān)損耗的優(yōu)化SVPWM算法

1、CPLD實(shí)現(xiàn)快速低開關(guān)損耗的優(yōu)化SVPWM算法李明峰,林平,張仲超(浙江大學(xué),杭州310027摘要:介紹了利用AL TERA公司的Maxplus軟件及ACEX芯片,基于一種用于三相電壓型逆變器的優(yōu)化SVPWM算法,來(lái)實(shí)現(xiàn)變頻調(diào)速系統(tǒng),該算法采納K ohonen神經(jīng)網(wǎng)絡(luò)的優(yōu)點(diǎn)。選擇適當(dāng)?shù)恼{(diào)制方法和改進(jìn)的算法不但可以顯著地縮短計(jì)算時(shí)間,且顯著減少開關(guān)損耗。用復(fù)雜可編程邏輯器件(CPLD來(lái)實(shí)現(xiàn)這種算法非常簡(jiǎn)單合適。關(guān)鍵詞:變頻調(diào)速;脈寬調(diào)制/空間矢量;神經(jīng)網(wǎng)絡(luò);復(fù)雜可編程邏輯器件中圖分類號(hào):TP332.1;文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1000-100X(200206-0061-03Complex Pro

2、grammale Logic Device Applied to Optimized SVPWM AlgorithmL I Ming2feng,L IN Ping,ZHAN G Zhong2chao(Zhejiang U niversity,Hangz hou310027,ChinaAbstract:This paper introduces the new CPLD devices,e.g.AL TERAs ACEX chip and EDA tool Maxplus. Using them a new algorithm of space vector PWM for three2phas

3、e voltage inverter is complemented,which takes the ad2 vantages of K ohonen neural network.Waveform shows the switchin g losses can be extremely reduced,and calculating time is obviously shortened by choosing proper modulation method and algorithm.This algorithm is easily realized by using CPLD.K ey

4、w ords:VVVF;PWM;s pace vector;neural network;CPLD1引言磁鏈軌跡跟蹤法不同于傳統(tǒng)的SPWM法,它從交流電機(jī)角度出發(fā),控制開關(guān),形成PWM波,使電機(jī)中產(chǎn)生的實(shí)際磁鏈?zhǔn)噶勘平櫠ㄗ哟沛湹慕o定軌跡理想磁鏈圓。此方法在電壓利用率,電流諧波和過(guò)調(diào)制等方面具有優(yōu)勢(shì)1。而對(duì)零矢量的合理控制可以明顯地降低逆變器的開關(guān)損耗2。基于神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)該算法又可以提高計(jì)算精度,減少函數(shù)表占用額外內(nèi)存、提高速度、減小輸出PWM 波形諧波頻譜變差3。用CPLD設(shè)計(jì)乃至仿真、驗(yàn)證、利用ISP(在系統(tǒng)編程對(duì)硬件調(diào)試都非常方便,開發(fā)周期很短,且I/O口很多,可以隨意設(shè)定,故用CPL

5、D設(shè)計(jì)專用芯片具有很好的發(fā)展前景。用AL TERA公司新產(chǎn)品ACEX芯片實(shí)現(xiàn)了基于神經(jīng)網(wǎng)絡(luò)SV PWM優(yōu)化算法。2AL TERA公司ACEX器件簡(jiǎn)介CPLD是可由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字集成電路。本文利用了AL TERA公司的ACEX2系列產(chǎn)品中的EP1K30TC144-3芯片,它具有3萬(wàn)門邏輯門,102個(gè)I/O口,2.5V電壓也大收稿日期:2002-01-16定稿日期:2002-02-27作者簡(jiǎn)介:李明峰(1977-,男,四川自貢人,碩士生,研究方向?yàn)殡娏﹄娮蛹夹g(shù)及芯片集成。大降低了芯片的功耗。MAX+PL US可編程邏輯開發(fā)軟件提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境,它使應(yīng)用AL TER

6、A通用CPLD的設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程,MAX+PL US 提供了全面的邏輯設(shè)計(jì)能力。設(shè)計(jì)者可將文本、圖形和波形等設(shè)計(jì)輸入方法任意組合建立起有層次的單器件或多器件設(shè)計(jì)。MAX+PL US編譯器(Compiler完成最小化和邏緝綜合,把設(shè)計(jì)裝配成一個(gè)或多個(gè)器件并產(chǎn)生編程數(shù)據(jù)。還可進(jìn)行設(shè)計(jì)校驗(yàn),包括功能仿真、定時(shí)仿真、影響速度的關(guān)鍵路徑的延時(shí)預(yù)測(cè)以及多系列器件交叉的多器件仿真。Compiler的Fitter(適配模塊應(yīng)用試探法把經(jīng)過(guò)綜合的設(shè)計(jì)最恰當(dāng)?shù)赜靡粋€(gè)或多個(gè)器件實(shí)現(xiàn)。這種自動(dòng)適配功能使設(shè)計(jì)者得以從冗長(zhǎng)的布局與布線工作中解脫出來(lái)。綜上所述,以Maxplus為EDA軟件工具

7、,使用ACEX器件,有以下優(yōu)點(diǎn):開發(fā)周期短、高集成度、價(jià)格合適、實(shí)現(xiàn)強(qiáng)大的邏輯功能。3借鑒K onhonen神經(jīng)網(wǎng)絡(luò)特點(diǎn)的快速SVPWM地實(shí)現(xiàn)3典型的電壓型逆變器如圖1所示,由6個(gè)開關(guān)器件組成。橋臂的開關(guān)組態(tài)形成6種非零基本空間矢量V_K=E e j(K-160°(K=1,6(1和兩個(gè)零電壓空間矢量(V_0,V_7,如圖2所示。16SV PWM 調(diào)制的基本原理就是控制這些基本空間矢量的組合,使瞬態(tài)輸出空間電壓矢量V _ref 按一定的圓形軌跡旋轉(zhuǎn):V _ref =V _d +jV _q =V a +V b e j120°+V c e j240°(2各個(gè)電壓矢量的作

8、用時(shí)間為2: t K t K +1=2V _ref 3Esin (60°-sin (T(3 t 0=T -t K -t K +1(4式中T載波周期 圖1逆變器主電路這種常用的實(shí)時(shí)算法需判斷V _ ref 所在區(qū)域,從而求出主、輔空間矢量V _K 和V _ K +1,并利用查表方 式得出三角函數(shù)sin (和sin (60°-?？梢园l(fā)現(xiàn),函數(shù)表除了占用額外的內(nèi)存空間外,還存在計(jì)算精度的問(wèn)題,導(dǎo)致輸出PWM 波形諧波頻譜變差3。 圖2基本空間電壓矢量及六個(gè)扇區(qū)優(yōu)化的SVPWM 模式 K ohonen 網(wǎng)絡(luò)由一個(gè)全互連神經(jīng)元陣列組成。當(dāng)外部輸入模式出現(xiàn)時(shí),網(wǎng)絡(luò)每個(gè)神經(jīng)元都同時(shí)工作,

9、網(wǎng)絡(luò)采用“贏者通吃”的競(jìng)爭(zhēng)學(xué)習(xí)機(jī)制,完成對(duì)復(fù) 雜模式的分類過(guò)程,并在回復(fù)(Recalling 模式時(shí),按一定權(quán)來(lái)分配模式間的關(guān)系。對(duì)于SV PWM ,首先判定V _ref 處于確定的6個(gè)分類模式區(qū)域中的哪一個(gè),就可知V _K 和V _K +1。這樣實(shí)質(zhì)上分類模式數(shù)為6是確定的,可省去“訓(xùn)練學(xué)習(xí)”過(guò)程。如圖3顯示,在一個(gè)神經(jīng)網(wǎng)絡(luò)的輸入層加上輸入矢量U _則6個(gè)競(jìng)爭(zhēng)層的節(jié)點(diǎn)已確定。競(jìng)爭(zhēng)的勝者即為SV PWM 中最靠近V _ref 的主矢量V _K 。這樣只需求出最大與次大的,即可得出主、輔矢量V _K 和V _K +1。這是借鑒K ohonen 神經(jīng)網(wǎng)絡(luò)帶給我們的有益提示。圖3神經(jīng)網(wǎng)絡(luò)競(jìng)爭(zhēng)層由式(

10、1和式(2兩式:n 1n 2n 3n 4n 5n 6=1-12-121212-1-121-12-11212-12-12112-112V a ref V b ref V cref競(jìng)爭(zhēng)層節(jié)點(diǎn)n i 是參考電壓矢量V a ref 、V b ref 、V c ref 的簡(jiǎn)單的線性組合,權(quán)矩陣的后3行系數(shù)符號(hào)恰好與上3行系數(shù)的符號(hào)相反,可進(jìn)一步減少計(jì)算量。設(shè)n i 和n i +1為競(jìng)爭(zhēng)層的勝者。則有:n i n i +1=Vref cos (cos (60°-=V ref23121112sin (sin (60°-即:2T 3E 2-1-12n i n i +1=23V ref E

11、sin (60°-sin (T比較式(3即可得:t i t i +1=2T 3E 2-1-12n i n i +14系統(tǒng)時(shí)序邏輯功能驗(yàn)證如圖2所示,在進(jìn)行時(shí)序邏輯功能驗(yàn)證時(shí),通過(guò)26適當(dāng)選擇兩種零矢量,在每個(gè)區(qū)間,保證有一個(gè)橋臂的開關(guān)狀態(tài)始終不變。這樣,在一個(gè)周期內(nèi),每一個(gè)橋臂有1/3的時(shí)間狀態(tài)不變,這就有效地減小了開關(guān)損耗2,4。圖4為利用MAXPL US 的波形仿真功能得到的輸出圖。AL TERA 公司的這種軟件十分方便地提供逼真的驗(yàn)證方式。這種仿真不但提供了邏輯輸出的驗(yàn)證,而且提供了時(shí)序的驗(yàn)證,包括芯片內(nèi)部的各點(diǎn)之間延時(shí),以及競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的呈現(xiàn) 。圖4仿真結(jié)果圖中,輸入調(diào)制頻率

12、為50Hz ,W G A 、IW G A 等三相6路波形,令A(yù) 相上橋信號(hào)為W G A ,下橋信號(hào)為IW G A ,以此類推。5硬件電路的實(shí)現(xiàn)及實(shí)驗(yàn)結(jié)果MAXPL US 生成的SOF 文件通過(guò)編程電纜下載到所使用的芯片ACEX EP1K30TC144-3中去(圖7,驗(yàn)證了仿真結(jié)果。由圖5、圖6可見,三相開關(guān)在一個(gè)調(diào)制周期里分別有1/3的時(shí)間處于保持不變的狀態(tài)。其中有1/6是開通,1/6是關(guān)斷。與常用的SVM 調(diào)制法相比可明顯減少開關(guān)損耗1/3,對(duì)于驅(qū)動(dòng)電感性負(fù)載電機(jī)的逆變器,可簡(jiǎn)單改變零矢量分配,在每一相流經(jīng)最大電流時(shí)橋臂開關(guān)編動(dòng)作,進(jìn)一步減小開關(guān)損耗近50%4。以上波形和軟件仿真得到的結(jié)果是

13、一致的。如果要修改軟件采用改進(jìn)的算法,無(wú)須牽涉到硬件電路,只須在軟件中重新編寫利用ISP 再次下載到芯片即可,可見這十分適合產(chǎn)品的開發(fā)和算法的驗(yàn)證 。圖5相鄰兩相相驅(qū)動(dòng)PWM 波形圖6 開關(guān)過(guò)不動(dòng)作區(qū)域時(shí)的相驅(qū)動(dòng)波形圖7系統(tǒng)硬件電路6結(jié)論AL TERA 公司CPLD 產(chǎn)品的軟件工具M(jìn)AX +PL US ,可以被用來(lái)靈活、高效地完成各種數(shù)字電路的設(shè)計(jì),并且通過(guò)ISP 方式下載到FP G A ,開發(fā)周期大大縮短。由于大批量的生產(chǎn)和采用先進(jìn)的工藝技術(shù),CPLD 的價(jià)格不斷降低,其高速運(yùn)算能力以及越來(lái)越大的容量標(biāo)志著嵌入式控制芯片發(fā)展進(jìn)入新的階段。參考文獻(xiàn):1Vlatkovic V ,et al.Di

14、gital 2signal 2processor 2based Control of Three 2phase S pace Vector Modulated Converters J .IEEE Trans.on Ind.Electron.,41(3:326332.2K ollar J W ,et al.Influence of the Modulation Method on the Conduction and Switching Losses of a PWM Conver 2ter System J .IEEE Trans.on Ind.A ppl.1991,27(6:10631075.3Vukosavic S and Stojic M.Reduction of Paras