借助智能DAQ,獲得高級數(shù)據(jù)采集技術(shù)_第1頁
借助智能DAQ,獲得高級數(shù)據(jù)采集技術(shù)_第2頁
借助智能DAQ,獲得高級數(shù)據(jù)采集技術(shù)_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、    借助智能DAQ,獲得高級數(shù)據(jù)采集技術(shù)概覽多功能智能DAQ設備配有自定義式板載處理功能,最大限度地為系統(tǒng)定時及觸發(fā)提供靈活性能。與控制設備功能的固定ASIC不同,智能DAQ采用基于FPGA的系統(tǒng)定時控制器,令所有模擬和數(shù)字I/O能夠根據(jù)特定應用操作接受相應的配置。本指南展示了:如何使用R系列智能DAQ板卡和NILabVIEWFPGA,靈活自如地執(zhí)行數(shù)據(jù)采集任務入門NILabVIEWFPGA模塊幫助DAQ系統(tǒng)的開發(fā)者靈活自如地進行應用程序編程以實現(xiàn)各類輸入/輸出操作。用戶無需預先了解VHD概覽     

2、;  多功能智能DAQ設備配有自定義式板載處理功能,最大限度地為系統(tǒng)定時及觸發(fā)提供靈活性能。 與控制設備功能的固定ASIC不同,智能DAQ采用基于FPGA的系統(tǒng)定時控制器,令所有模擬和數(shù)字I/O能夠根據(jù)特定應用操作接受相應的配置。 本指南展示了:如何使用R系列智能DAQ板卡和NILabVIEW FPGA,靈活自如地執(zhí)行數(shù)據(jù)采集任務入門        NI LabVIEW FPGA模塊幫助DAQ系統(tǒng)的開發(fā)者靈活自如地進行應用程序編程以實現(xiàn)各類輸入/輸出操作。 用戶無需預先了解VHDL等硬件設計工具,便可將LabVIE

3、W代碼嵌入FPGA芯片并獲得硬件定時的速度和可靠性。        讓我們先從數(shù)據(jù)采集硬件的常用組件切入論題。 假設您擁有了模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)和數(shù)字輸入/輸出線,則所有I/O便要根據(jù)實際操作接受某種方式的定時和控制。 典型的多功能數(shù)據(jù)采集設備采用功能齊全的ASIC,滿足了大多數(shù)的功能性需求。         比如:M系列DAQ設備通過DAQ-STC2,控制著各類硬件組件的定時和觸發(fā)。 智能DAQ硬件(如:R系列D

4、AQ設備)區(qū)別于市面上的其他任何數(shù)據(jù)采集設備,因為在控制設備功能方面智能DAQ用基于FPGA的系統(tǒng)定時控制器取代了傳 統(tǒng)ASIC,從而使得所有模擬和數(shù)字I/O都能根據(jù)特定應用操作接受相應的配置。 可重配置FPGA芯片通過NI LabVIEW FPGA模塊進行編程,此時NI LabVIEW的數(shù)據(jù)流模式仍舊適用,不過采用了一組新函數(shù)控制最底層的設備I/O。        LabVIEW FPGA I/O節(jié)點并不通過NI-DAQmx函數(shù)負責實現(xiàn)常見的任務和功能,而是靈活自如地在各個通道最底層上運行。 通過以下各部分的內(nèi)容,我們將了

5、解NI-DAQmx的特定實例,并學習如何通過智能DAQ定制各類數(shù)據(jù)采集任務。定時和觸發(fā)      實現(xiàn)高級數(shù)據(jù)采集的智能DAQ主要用于定制定時和觸發(fā)。 下方的范例程序框圖展現(xiàn)了:NI-DAQmx幫助實現(xiàn)的觸發(fā)式模擬輸入任務。 圖1. 通過NI-DAQmx實現(xiàn)的觸發(fā)式模擬輸入   如圖1所示,智能DAQ并未使用不同函數(shù)配置通道,而是通過名為I/O節(jié)點的函數(shù)讀寫各路模擬和數(shù)字通道。 讓我們看看使用NI LabVIEW FPGA中I/O節(jié)點所獲得的相同功能。 圖2. 通過智能DAQ和NI LabVIEW FPG

6、A實現(xiàn)的觸發(fā)式模擬輸入    上圖既沒有針對全局通道、采樣時鐘、觸發(fā)的配置函數(shù),也沒有開始、停止和清除等任務。 所有內(nèi)容都被1個簡單的模擬I/O讀取所取代;全部定時都為本地LabVIEW結(jié)構(gòu)(如:While循環(huán)和條件結(jié)構(gòu))所控制。由于整個程序框圖均在 FPGA硬件內(nèi)執(zhí)行,LabVIEW代碼的運行便體現(xiàn)出硬件定時的速度和可靠性。讓我們更深入地了解一下該程序框圖的運行方式。 模擬I/O節(jié)點并不指定某個采樣速率,而使用For循環(huán)采集各個樣本。 與之對應的ADC在I/O節(jié)點被調(diào)用時,負責對輸入信號進行實際數(shù)字化,因而通過For循環(huán)接受定時。 若想在100kHz的頻率下進行信號采樣,針對循環(huán)的延遲就必須設定為10 µs。 循環(huán)的定時器函數(shù)從第2輪循環(huán)迭代開始便確保著特定的時間延遲,用戶因而能夠通過順序結(jié)構(gòu)保證樣本之間存在著指定的時間間隔。 NI LabVIEW FPGA中功能強大的條件結(jié)構(gòu),實際代表了用于封裝各類代碼的硬件觸發(fā)。 由于所有

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論