第2章 8086CPU結(jié)構(gòu)及功能(1)

1、 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室微處理器（微處理器（CPUCPU）; ;CPUCPU的內(nèi)部和外部結(jié)構(gòu)的內(nèi)部和外部結(jié)構(gòu); ;微處理器級總線的概念；微處理器級總線的概念；CPUCPU的功能結(jié)構(gòu)的功能結(jié)構(gòu); ; 80868086寄存器結(jié)構(gòu)寄存器結(jié)構(gòu); ;存儲器組織與分段、存儲器組織與分段、I/OI/O端口地址空間端口地址空間; ;本本 章章 重重 點(diǎn)點(diǎn) 難難 點(diǎn)點(diǎn) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室本教案內(nèi)容本教案內(nèi)容第第2 2章章 8086CPU8086CPU結(jié)構(gòu)與功能結(jié)構(gòu)與功能n微處理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu)n微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu)n微處理器的

2、功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu)n微處理器的寄存器組織微處理器的寄存器組織n微處理器的存儲器和微處理器的存儲器和I/OI/O組成組成 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 微處理器的總線結(jié)構(gòu)。微處理器的總線結(jié)構(gòu)。外部結(jié)構(gòu)外部結(jié)構(gòu) 微處理器的一般結(jié)構(gòu)微處理器的一般結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室2.1 微處理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu)8086 CPU片有40個(gè)管腳，微處理器通過這些引腳與外部的邏輯部件連接，完成信息的交換。CPU的這些引腳信號稱為微處理器級的總線，它應(yīng)該能夠完成下列功能：w與存儲器之間交換信息(指令及數(shù)據(jù))；w與I/O設(shè)備之間交換信

3、息；1.能輸入和輸出必要的信號。 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室微處理器的外部結(jié)構(gòu)如圖2.1所示CPU接口地址存儲器中的字節(jié)00011011. . . . . . . . . .數(shù)據(jù)線控制線地址線高位決定模塊I/O端口I/O端口高位決定端口，2或3個(gè)低位選擇端口. . . .I/O設(shè)備存儲器模塊 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室按功能分，這些總線可以分為三種：按功能分，這些總線可以分為三種： （1 1）傳送信息（指令或數(shù)據(jù)）的數(shù)據(jù)總線）傳送信息（指令或數(shù)據(jù)）的數(shù)據(jù)總線 （DataData BusBus） （2 2）指示欲傳信息的來源或目的地址的地址總）指示欲傳

4、信息的來源或目的地址的地址總線線 （AddressAddress BusBus） （3 3）管理總線上活動的控制總線）管理總線上活動的控制總線 （ControlControl BusBus）2.1 2.1 微處理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 CPUCPU通過地址總線輸出地址碼來選擇某一存通過地址總線輸出地址碼來選擇某一存儲單元或某一稱為儲單元或某一稱為I/OI/O端口的寄存器，端口的寄存器，是單向的是單向的。 地址碼的位數(shù)決定了地址空間的大小地址碼的位數(shù)決定了地址空間的大小。n n位地址總線可有位地址總線可有 個(gè)地址（個(gè)地址（0 -10 -1

5、）。）。1616位地址總線位地址總線 6553665536（64KB64KB）2020位地址總線位地址總線 1MB1MB3232位地址總線位地址總線 4GB4GB. .地址總線：地址總線：n2n2MB1)1024()2(22210202.1 2.1 微處理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室8086/80888086/8088地址總線地址總線 2020位位存儲器地址總線存儲器地址總線2020位，位， 地址空間地址空間 1MB1MBI/OI/O地址總線地址總線1616位位（低低1616位）位） 地址空間地址空間 64KB64KB2.1 2.1 微處理器

6、的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室. .數(shù)據(jù)總線：數(shù)據(jù)總線： 用于用于CPUCPU和存儲器或和存儲器或I/OI/O接口之間傳送數(shù)據(jù)，接口之間傳送數(shù)據(jù)，是是雙向的雙向的。 微處理器數(shù)據(jù)總線的條數(shù)決定微處理器數(shù)據(jù)總線的條數(shù)決定CPUCPU和存儲器或和存儲器或I/OI/O設(shè)備一次能交換數(shù)據(jù)的位數(shù)，是區(qū)分微處理器設(shè)備一次能交換數(shù)據(jù)的位數(shù)，是區(qū)分微處理器是多少位的依據(jù)。是多少位的依據(jù)。 8086 CPU8086 CPU的數(shù)據(jù)總線是的數(shù)據(jù)總線是1616條，我們就說條，我們就說8086 CPU8086 CPU是是1616位微處理器。位微處理器。2.1 2.1 微處

7、理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室. .控制總線：控制總線： 管理總線上的活動，用來傳送自管理總線上的活動，用來傳送自CPUCPU發(fā)出的發(fā)出的控制信息或外設(shè)送到控制信息或外設(shè)送到CPUCPU的狀態(tài)信息，的狀態(tài)信息，大部分大部分是是單向的，有一些是雙向的單向的，有一些是雙向的。2.1 2.1 微處理器的外部結(jié)構(gòu)微處理器的外部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) v微處理器是組成計(jì)算機(jī)系統(tǒng)的核心部件，它微處理器是組成計(jì)算機(jī)系統(tǒng)的核心部件，它具有運(yùn)算和控制的功能。具體地講，具有運(yùn)算和控制的功

8、能。具體地講，CPU CPU 應(yīng)應(yīng)具有下述基本功能具有下述基本功能: : 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室w進(jìn)行算術(shù)和邏輯運(yùn)算；進(jìn)行算術(shù)和邏輯運(yùn)算； w具有接收存儲器和具有接收存儲器和I/OI/O接口來的數(shù)據(jù)和發(fā)送數(shù)據(jù)接口來的數(shù)據(jù)和發(fā)送數(shù)據(jù)給存儲器和給存儲器和I/OI/O接口的能力；接口的能力；w可以暫存少量數(shù)據(jù)；可以暫存少量數(shù)據(jù)；w能對指令進(jìn)行寄存、譯碼并執(zhí)行指令所規(guī)定的能對指令進(jìn)行寄存、譯碼并執(zhí)行指令所規(guī)定的操作；操作；w能提供整個(gè)系統(tǒng)所需的定時(shí)和控制信號；能提供整個(gè)系統(tǒng)所需的定時(shí)和控制信號；w可響應(yīng)可響應(yīng)I/OI/O設(shè)備發(fā)出的中斷請求。設(shè)備發(fā)出的中斷請求。2.2 2.2

9、微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室1.CPU1.CPU內(nèi)部結(jié)構(gòu)及各部分功能簡介內(nèi)部結(jié)構(gòu)及各部分功能簡介 典型的典型的 CPU CPU 內(nèi)部結(jié)構(gòu)如圖內(nèi)部結(jié)構(gòu)如圖3.1.13.1.1所示。所示。 2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室I/O控制邏輯控制邏輯ALUALU控制器控制器工作寄存器工作寄存器CPUCPU程序計(jì)數(shù)器（程序計(jì)數(shù)器（PC）指令寄存器（指令寄存器（IR）指令譯碼器（指令譯碼器（ID）控控 制制 邏邏 輯輯 部部 件件堆棧指示器（堆棧指示器（SP）狀態(tài)寄存器（狀態(tài)寄存器

10、（PSW）地址寄存器地址寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器圖圖2.22.2典型的典型的CPU內(nèi)部結(jié)構(gòu)如圖內(nèi)部結(jié)構(gòu)如圖2.2所示所示 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室CPUCPU包括包括算術(shù)算術(shù)/ /邏輯運(yùn)算單元邏輯運(yùn)算單元(ALU)(ALU)控制器控制器工作寄存器組工作寄存器組I/O I/O 控制邏輯控制邏輯地址寄存器地址寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 算術(shù)邏輯運(yùn)算單元算術(shù)邏輯運(yùn)算單元ALU ALU ( (Arithmetic/Logic Unit ) )：它是運(yùn)算器的：它是運(yùn)算器的核心核

11、心，幾乎所有的算術(shù)運(yùn)算，邏輯運(yùn)算和移，幾乎所有的算術(shù)運(yùn)算，邏輯運(yùn)算和移位操作都是由位操作都是由 ALU ALU 完成的。完成的。2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 工作寄存器：暫存用于尋址和計(jì)算過工作寄存器：暫存用于尋址和計(jì)算過程的信息。工作寄存器分為兩組：程的信息。工作寄存器分為兩組：數(shù)據(jù)寄存數(shù)據(jù)寄存器組和地址寄存器器組和地址寄存器。但有的寄存器兼有雙重。但有的寄存器兼有雙重用途。數(shù)據(jù)寄存器用來暫存操作數(shù)和中間運(yùn)用途。數(shù)據(jù)寄存器用來暫存操作數(shù)和中間運(yùn)算結(jié)果。地址寄存器用于操作數(shù)的尋址。算結(jié)果。地址寄存器用于操作數(shù)的尋址。2.

12、2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 控制器：它是控制器：它是CPUCPU的的“指揮中心指揮中心”，完成，完成指令的讀入，寄存，譯碼和執(zhí)行。從圖（指令的讀入，寄存，譯碼和執(zhí)行。從圖（3.1.13.1.1）中可以看出，一般微處理器中的控制器由中可以看出，一般微處理器中的控制器由6 6部分部分組成：組成：程序計(jì)數(shù)器程序計(jì)數(shù)器(PC:(PC:Program Counter ) )指令寄存器指令寄存器(IR(IR:Instruction Register) )指令譯碼器指令譯碼器(ID(ID：Instruction Decoder ) )控

13、制邏輯部件控制邏輯部件 處理機(jī)狀態(tài)字處理機(jī)狀態(tài)字PSWPSW（Processor State Word ) )堆棧指示器堆棧指示器(SP) (SP) Stack Pointer 2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 用于保存下一條要執(zhí)行的指令的地址，即由用于保存下一條要執(zhí)行的指令的地址，即由它提供一個(gè)存儲器地址，按此地址從對應(yīng)存儲器它提供一個(gè)存儲器地址，按此地址從對應(yīng)存儲器單元取出的內(nèi)容，就是要執(zhí)行的指令。一般指令單元取出的內(nèi)容，就是要執(zhí)行的指令。一般指令是順序存放在存儲器內(nèi)的，所以程序計(jì)數(shù)器也叫是順序存放在存儲器內(nèi)的，所以程序

14、計(jì)數(shù)器也叫指令地址計(jì)數(shù)器。由此可見，在程序執(zhí)行過程中指令地址計(jì)數(shù)器。由此可見，在程序執(zhí)行過程中要實(shí)現(xiàn)程序的轉(zhuǎn)移，就要改變程序計(jì)數(shù)器要實(shí)現(xiàn)程序的轉(zhuǎn)移，就要改變程序計(jì)數(shù)器 PC PC 的的內(nèi)容。內(nèi)容。程序計(jì)數(shù)器（程序計(jì)數(shù)器（PC）2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 保存從存儲器中讀入的當(dāng)前要執(zhí)行的指令。保存從存儲器中讀入的當(dāng)前要執(zhí)行的指令。指令寄存器（指令寄存器（IR）指令譯碼器（指令譯碼器（ID） 對指令寄存器中保存的指令進(jìn)行譯碼分析。對指令寄存器中保存的指令進(jìn)行譯碼分析。控制邏輯部件控制邏輯部件 根據(jù)根據(jù)ID對指令的譯碼分析，

15、發(fā)出相應(yīng)的一系對指令的譯碼分析，發(fā)出相應(yīng)的一系列的節(jié)拍脈沖和電位（控制信號），去完成指令列的節(jié)拍脈沖和電位（控制信號），去完成指令的所有操作的所有操作。2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室處理器狀態(tài)字（處理器狀態(tài)字（PSW） 暫存處理器當(dāng)前的狀態(tài)。暫存處理器當(dāng)前的狀態(tài)。PSWPSW中的各位用來指中的各位用來指示諸如算術(shù)運(yùn)算結(jié)果的正示諸如算術(shù)運(yùn)算結(jié)果的正/ /負(fù)，是否為零，是否有負(fù)，是否為零，是否有進(jìn)位或借位，是否溢出等標(biāo)志。條件轉(zhuǎn)移指令將進(jìn)位或借位，是否溢出等標(biāo)志。條件轉(zhuǎn)移指令將根據(jù)根據(jù) PSW PSW 中的某一位的狀態(tài)決定程序

16、是否轉(zhuǎn)移。中的某一位的狀態(tài)決定程序是否轉(zhuǎn)移。堆棧指示器（堆棧指示器（SP） 是在對按后進(jìn)先出原則組織的稱為堆棧的專用存是在對按后進(jìn)先出原則組織的稱為堆棧的專用存儲區(qū)進(jìn)行操作時(shí)提供地址的。堆棧用于子程序調(diào)用時(shí)儲區(qū)進(jìn)行操作時(shí)提供地址的。堆棧用于子程序調(diào)用時(shí)保存返回地址和工作寄存器的內(nèi)容。保存返回地址和工作寄存器的內(nèi)容。2.2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 包括包括 CPU CPU 中與輸入中與輸入/ /輸出操作有關(guān)的邏輯。輸出操作有關(guān)的邏輯。其作用是處理輸入其作用是處理輸入/ /輸出操作。輸出操作。 I/OI/O控制邏輯控制邏輯2.

17、2 2.2 微處理器的內(nèi)部結(jié)構(gòu)微處理器的內(nèi)部結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 8086/80888086/8088是是IntelIntel公司生產(chǎn)的第三代微處理公司生產(chǎn)的第三代微處理器芯片。其特點(diǎn)如下：器芯片。其特點(diǎn)如下： 具有具有2020條地址線，直接尋址能力達(dá)條地址線，直接尋址能力達(dá)1MB1MB。80868086有有1616條數(shù)據(jù)線，為條數(shù)據(jù)線，為1616位微處理器。位微處理器。80888088有有8 8條數(shù)據(jù)線，為準(zhǔn)條數(shù)據(jù)線，為準(zhǔn)1616位微處理器。位微處理器。片內(nèi)總線和片內(nèi)總線和ALUALU均為均為1616位，可進(jìn)行位，可進(jìn)行8 8位和位和1616位位操作。操作。

18、 2.3 2.3 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室8086/80888086/8088均采用全新結(jié)構(gòu)，片內(nèi)均由兩個(gè)均采用全新結(jié)構(gòu)，片內(nèi)均由兩個(gè) 獨(dú)立的邏輯單元組成：獨(dú)立的邏輯單元組成： 8086/8088CPU8086/8088CPU內(nèi)部結(jié)構(gòu)如圖內(nèi)部結(jié)構(gòu)如圖2.32.3所示所示 執(zhí)行單元執(zhí)行單元(EU)(EU)總線接口單元總線接口單元(BIU)(BIU)2.3 2.3 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室總線總線控制控制電路電路EU控制器控制器標(biāo)標(biāo) 志志暫存器暫存器通通用用寄寄存存器器ALU

19、ALU數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線執(zhí)行單元（執(zhí)行單元（EUEU）總線接口單元（總線接口單元（BIUBIU）（16位）位）（20位）位）（8 位）位）（16位）位）16位位ALUS SD SE SI PC S內(nèi)部寄存器內(nèi)部寄存器B HB LA HA LD HD LS PB PC LC HD IS I8 80 08 86 6總總線線物理物理地址地址形成形成邏輯邏輯21364 5AXBXDXCX 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室段寄存器（段寄存器（CSCS，DSDS，ESES，SSSS）一一. .總線接口單元（總線接口單元（BIUBIU） 總線控制邏輯總線控制邏輯

20、 地址形成邏輯地址形成邏輯8088CPU8088CPU：4 4字節(jié)字節(jié)8086CPU8086CPU：6 6字節(jié)字節(jié)指令隊(duì)列寄存器：指令隊(duì)列寄存器： 指令指針寄存器（指令指針寄存器（IPIP）（先進(jìn)先出先進(jìn)先出）2.3 2.3 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室 BIUBIU主要負(fù)責(zé)從存貯器指定區(qū)域取出指主要負(fù)責(zé)從存貯器指定區(qū)域取出指令并將取出的指令送指令隊(duì)列寄存器中排令并將取出的指令送指令隊(duì)列寄存器中排隊(duì)隊(duì)，當(dāng)，當(dāng)EUEU執(zhí)行的指令需要和外部存貯器或執(zhí)行的指令需要和外部存貯器或者者I/OI/O端口之間進(jìn)行數(shù)據(jù)傳送時(shí)，端口之間進(jìn)行數(shù)據(jù)傳送時(shí)，B

21、IUBIU就停就停止取指令，為止取指令，為EUEU服務(wù)，完成這次總線操作；服務(wù)，完成這次總線操作；或者當(dāng)指令隊(duì)列滿時(shí)，或者當(dāng)指令隊(duì)列滿時(shí)，BIUBIU也停止取指令的也停止取指令的操作。操作。2.3 2.3 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 大連交通大學(xué)自動化教研室大連交通大學(xué)自動化教研室二二. .執(zhí)行單元（執(zhí)行單元（EUEU）通用寄存器（通用寄存器（8 8個(gè)）個(gè)） EU EU控制器控制器算術(shù)算術(shù)/ /邏輯運(yùn)算單元（邏輯運(yùn)算單元（ALUALU） 標(biāo)志寄存器（標(biāo)志寄存器（FLAGFLAG）( (即即PSW)PSW)由由組成。組成。 EUEU主要負(fù)責(zé)從指令隊(duì)列寄存器中獲取指令，主要負(fù)責(zé)從指令隊(duì)列寄存器中獲取指令，并對指令加以執(zhí)行，完成指令所規(guī)定的操作并對指令加以執(zhí)行，完成指令所規(guī)定的操作。同。同時(shí)也負(fù)責(zé)算術(shù)時(shí)也負(fù)責(zé)算術(shù)/ /邏輯運(yùn)算以及進(jìn)行內(nèi)存有效地址的邏輯運(yùn)算以及進(jìn)行內(nèi)存有效地址的計(jì)算等。計(jì)算等。 2.3 2.3 微處理器的功能結(jié)構(gòu)微處理器的功能結(jié)構(gòu) 大連交通大學(xué)自動化教研