PI基礎(chǔ)知識(shí)及PDN設(shè)計(jì)

1、PI基礎(chǔ)知識(shí)及PDN設(shè)計(jì)多媒體&終端設(shè)計(jì)部 侯憲星電源完整性設(shè)計(jì)目錄l1、電源完整性PI概念l2、PDN - 設(shè)計(jì)基礎(chǔ) l3、PDN - 元件選用l4、PDN 如何測(cè)試 PDN Power Distribution Networ PI Power Integrity 電源惹的禍？1、電源完整性PI概念 真實(shí)世界的PDN1、電源完整性PI概念真實(shí)世界的PDN1、電源完整性PI概念什么是電源完整性l饋電能力l干擾能力l被干擾能力1、電源完整性PI概念PDN重要性l PDN PDN的作用的作用l提供負(fù)載的工作電源提供負(fù)載的工作電源l提供穩(wěn)定的參考電平提供穩(wěn)定的參考電平l 電源問(wèn)題電源問(wèn)題l電

2、源噪聲越大，信號(hào)抖動(dòng)越大電源噪聲越大，信號(hào)抖動(dòng)越大l電源噪聲越大，信號(hào)噪聲裕度越小電源噪聲越大，信號(hào)噪聲裕度越小l電源噪聲電源噪聲 導(dǎo)致電路功能故障導(dǎo)致電路功能故障l電源噪聲電源噪聲 導(dǎo)致導(dǎo)致EMIEMI超標(biāo)超標(biāo)2、PDN - 設(shè)計(jì)基礎(chǔ) l 直流直流DCDC特性特性lPDN PDN 滿足負(fù)載對(duì)電源電壓的要求（控制壓降）滿足負(fù)載對(duì)電源電壓的要求（控制壓降）lPDN PDN 滿足負(fù)載對(duì)電源電流的要求（控制溫升）滿足負(fù)載對(duì)電源電流的要求（控制溫升）l 交流交流ACAC特性特性l確定動(dòng)態(tài)電流、目標(biāo)阻抗確定動(dòng)態(tài)電流、目標(biāo)阻抗l選用合適的電源芯片或電源模塊選用合適的電源芯片或電源模塊l根據(jù)目標(biāo)阻抗設(shè)計(jì)電源

3、去耦網(wǎng)絡(luò)根據(jù)目標(biāo)阻抗設(shè)計(jì)電源去耦網(wǎng)絡(luò)n確定去耦電容規(guī)格確定去耦電容規(guī)格n量化去耦電容數(shù)量量化去耦電容數(shù)量l信號(hào)參考平面的信號(hào)參考平面的PDNPDN要求低阻抗要求低阻抗n沒(méi)有目標(biāo)阻抗要求或目標(biāo)阻抗值偏高的沒(méi)有目標(biāo)阻抗要求或目標(biāo)阻抗值偏高的PDNPDN不適合作為高速不適合作為高速信號(hào)的參考平面信號(hào)的參考平面2、PDN - 設(shè)計(jì)基礎(chǔ) PDN設(shè)計(jì)要求l PDN PDN布線依據(jù)布線依據(jù)l電源通道上的最大負(fù)載電源通道上的最大負(fù)載l負(fù)載上允許的壓降負(fù)載上允許的壓降lPCBPCB允許的溫升允許的溫升n背板允許溫升上限背板允許溫升上限 5 5C 15Cn單板允許溫升上限單板允許溫升上限 5 5C 25Cn通常溫

4、升設(shè)計(jì)越低越好，空間緊張?zhí)幘植靠梢匀∩舷拗低ǔ厣O(shè)計(jì)越低越好，空間緊張?zhí)幘植靠梢匀∩舷拗祃 理論計(jì)算理論計(jì)算l一般應(yīng)用，按照一般應(yīng)用，按照IPC2221IPC2221簡(jiǎn)單計(jì)算簡(jiǎn)單計(jì)算l特別嚴(yán)酷的設(shè)計(jì)需使用有限元仿真工具特別嚴(yán)酷的設(shè)計(jì)需使用有限元仿真工具2、PDN - 設(shè)計(jì)基礎(chǔ) PDN載流能力及壓降l線寬的計(jì)算l電流、銅厚、溫升l計(jì)算壓降：線長(zhǎng)l過(guò)孔的通流能力估算表2、PDN - 設(shè)計(jì)基礎(chǔ) PDN載流能力及壓降Inputs：Current30AmpsThickness2oz/ft2T_Rise10Deg.Ctrace_length50mmResults (interneal) Req. Tra

5、ce Width1676.579891milResistance0.000289184ohmsVoltage Drop0.008675528voltPower Loss0.260265836wattsC.D10.06387526A/mm2Results (external) Req. Trace Width644.4815156milResistance0.000752295ohmsVoltage Drop0.022568864voltPower Loss0.677065916wattsC.D26.18056605A/mm2K修正系數(shù)：內(nèi)層0.024，外層0.048；S導(dǎo)線截面積；T溫升 PD

6、N參考電平l以GND為參考的單端信號(hào)，接收端的差分放大器輸入電壓為： Ui=Uo Un - Url兩個(gè)門電路之間的GND噪聲Un疊加在信號(hào)電壓上，Un降低了門電路的噪聲裕度2、PDN - 設(shè)計(jì)基礎(chǔ) PDN參考電平l信號(hào)回流經(jīng)過(guò)公共GND線時(shí)，產(chǎn)生噪聲l為降低公共回來(lái)噪聲，要求低阻抗GND回路lGND平面就可用作降噪聲的低阻抗通道l除GND回路的自感之外，GND上受到其它干擾也會(huì)產(chǎn)生噪聲l芯片電源管腳之間以及電源到芯片電源之間也都應(yīng)該是低阻通道，才能保護(hù)穩(wěn)定的信號(hào)電平 電源回路噪聲l電源與地之間也必須有低阻通道l高電平輸出時(shí)，負(fù)載回路產(chǎn)生的電源噪聲影響輸出電壓2、PDN - 設(shè)計(jì)基礎(chǔ) 電源供電系

7、統(tǒng)的要求lPDN的要求l提供穩(wěn)定的參考電壓l低的公共通道噪聲l維持負(fù)載上一致的電源電壓l去耦電容為電源地提供低阻通道n旁路電容n去耦電容n濾波電容電容的三種稱謂根據(jù)電容作用和位置的三種稱謂l旁路電容l為交流噪聲或回流提供一個(gè)就近的通道，降低干擾l去耦電容l作為芯片的儲(chǔ)能電容l為開(kāi)關(guān)電流提供就近的通道，降低電源上的噪聲l濾波電容l在濾波器電路中，過(guò)濾某個(gè)頻段交流分量PDN的實(shí)現(xiàn)l電源地網(wǎng)絡(luò)常用電源地平面設(shè)計(jì)l電源地平面對(duì)為高頻電流低阻通道l分立電容為低、中頻電流提供低阻通道l電源地平面作為信號(hào)線參考平面和信號(hào)的回流通道PDN的模型l電源lIC芯片（動(dòng)態(tài)電流源）l大電容 （體積大、容量大）l高頻陶

8、瓷電容l電源地平面PDN的模型l電源（線性穩(wěn)壓電源、開(kāi)關(guān)穩(wěn)壓電源開(kāi)關(guān)穩(wěn)壓電源、電荷泵電源 )l大電容（電解電容、鉭電容鉭電容、陶瓷電容）l中高頻陶瓷電容 （介質(zhì)：X7R, X5R, NPO, Y5V）l電源地平面lIC芯片（開(kāi)關(guān)過(guò)程產(chǎn)生動(dòng)態(tài)電流，芯片去耦電容）PDN的模型器件開(kāi)關(guān)過(guò)程 動(dòng)態(tài)電流的產(chǎn)生動(dòng)態(tài)電流與電源噪聲l電源噪聲取決于l動(dòng)態(tài)電流的大小l電源阻抗l電源噪聲產(chǎn)生EMIl電地平面邊緣輻射l通過(guò)線纜共模輻射芯片電源需求趨勢(shì)l電源電壓越來(lái)越低l要求電源噪聲越來(lái)越小n同樣是5%，3.3V的5%是165mV； 1.0V的10%只有50mVl功耗越來(lái)越高l動(dòng)態(tài)電流越來(lái)越大n要求PDN的阻抗越來(lái)越

9、小，PI設(shè)計(jì)問(wèn)題日益突出芯片功耗的構(gòu)成PDN的電路模型l電源噪聲等于動(dòng)態(tài)電流乘電源阻抗l動(dòng)態(tài)電流Id(t)需頻域描述l電源阻抗只適合用頻域描述l電源噪聲的求解方法l通過(guò)時(shí)域頻域，再頻域時(shí)域求解 PDN的目標(biāo)阻抗l目標(biāo)阻抗-電源允許的紋波（電壓乘百分比紋波）與動(dòng)態(tài)電流之比lPDN采取分管頻段策略來(lái)滿足目標(biāo)阻抗要求l電源 l大電容l高頻陶瓷電容l電源地平面l芯片內(nèi)PDNPDN的目標(biāo)阻抗l目標(biāo)阻抗Ztarget是頻域的設(shè)計(jì)指標(biāo)l電源阻抗Zs的考察點(diǎn)在芯片的電源地端口lZs Ztarget, 電源噪聲Vn很可能不滿足設(shè)計(jì)指標(biāo)要求。只有在Zs Ztarget頻段動(dòng)態(tài)電流極小時(shí)Vn才能滿足。激進(jìn)的設(shè)計(jì)方式

10、l當(dāng)從PCB上來(lái)考察Zs時(shí)，假如無(wú)法得到芯片封裝和芯片的精確模型，在判斷時(shí)存在模糊空間，常以業(yè)界的經(jīng)驗(yàn)值參考PDN的目標(biāo)阻抗lVRM、PCB去耦網(wǎng)絡(luò)、芯片三部分各自起作用頻率大概的范圍lVRM大約作用于DC到低頻段（100K左右）lPCB板上去藕電容網(wǎng)絡(luò)作用于中頻段（數(shù)10K到100-300M）CORE電源芯片內(nèi)有高頻去耦，PCB上的去藕只需要負(fù)責(zé)到最高50-100Ml芯片封裝和芯片負(fù)責(zé)高頻段（100-300M以上）l芯片不同的電源種類，要求PCB上去藕電容的作用范圍不同PDN元件 VRM (Voltage Regulator Module)l開(kāi)關(guān)電源的原理框圖與輸出阻抗特性PDN元件 -VR

11、M impedance and Step Responsel阻抗的三個(gè)區(qū)域n1區(qū) DC數(shù)十KHz 控制環(huán)路決定阻抗n2區(qū) 控制環(huán)路與VRM的外接電容共同作用n3區(qū) 數(shù)倍開(kāi)關(guān)頻率以上控制環(huán)路對(duì)阻抗影響逐漸消失l阻抗曲線越平坦電源越穩(wěn)定PDN元件 VRM輸出阻抗測(cè)試l測(cè)試儀器： 低頻網(wǎng)絡(luò)分析儀PDN元件 VRM輸出阻抗測(cè)試l測(cè)試儀器： 低頻網(wǎng)絡(luò)分析儀PDN元件 VRM的簡(jiǎn)化模型l二元件模型l電感ESL，表征VRM在數(shù)倍開(kāi)關(guān)頻率后的阻抗特性n芯片去耦需要多少大電容，ESL是關(guān)鍵指標(biāo)l電阻ESR, 表征VRM的直流阻抗l后面將要介紹的去耦電容量化工具用的就是這種二元件模型PDN元件 VRM的簡(jiǎn)化模型l

12、四元件模型PDN元件 -正確應(yīng)用 VRMlVRM外接的bulk電容屬于反饋環(huán)路的一部分l在應(yīng)用VRM時(shí)，應(yīng)該遵守其對(duì)bulk電容及ESR的要求l保證VRM的反饋環(huán)路穩(wěn)定 （圖示例為不穩(wěn)定狀態(tài)）l從性價(jià)比綜合考慮，選擇合適的VRMPDN元件 -VRM噪聲測(cè)量l20M帶寬測(cè)量：Ripplel500M帶寬測(cè)量： High-frequency ringingPDN元件 - 電容l芯片封裝和芯片上的去耦電容作用于高頻lPCB上的去耦電容承擔(dān)VRM到芯片之間的頻段PDN元件 - 電容l電容的實(shí)際模型lESR 串聯(lián)等效電阻lESL 串聯(lián)等效電感，包含電容本體電感和安裝電感兩部分nESL直接影響電容的高頻阻抗

13、，在任何情況下都應(yīng)該將安直接影響電容的高頻阻抗，在任何情況下都應(yīng)該將安裝電感最小化裝電感最小化PDN元件 - 電容組合l多種電容規(guī)格并聯(lián)組合出現(xiàn)的并聯(lián)諧振，也稱反諧振PDN元件 -電容安裝電感l(wèi)安裝電感l(wèi)布線電感Ltracel過(guò)孔電感Lviasn過(guò)孔孔徑l平面電感Lplanesn過(guò)孔孔徑l布線方式?jīng)Q定安裝電感Ltrace+Lvias 遠(yuǎn)大于遠(yuǎn)大于 LplanesPDN元件 -電容安裝電感Lvias, Ltracel布線宜側(cè)面引線（布線宜側(cè)面引線（VOS)、線粗（、線粗（20mil）、短（）、短（20mil)、孔大（、孔大（=10mil)、近電地平面、近電地平面PDN元件 -電容安裝電感Lpla

14、nesl影響Lplanes的因素與強(qiáng)弱l電源地平面間距，影響最強(qiáng)l電容與芯片的距離，若與地平面間距小到4mil,電容的距離影響較小n4mil平面間距 電容距離1000mil，與8mil平面間距 電容距離140mil相當(dāng)l過(guò)孔大小，有條件盡量用較大孔徑的過(guò)孔PDN元件 -電容安裝電感優(yōu)化l合理利用電流回路中的互感可以抵消一部分安裝電感l(wèi)合理的布線中紅圈與兩個(gè)小藍(lán)圈的磁通可以抵銷一部分，從而降低電感PDN元件 -電容安裝電感優(yōu)化l利用多個(gè)電源地平面對(duì)降低安裝電感l(wèi)利用信號(hào)層的空地加電源地 shape構(gòu)造多個(gè)電源地平面對(duì)n有效減小電流的回路面積，降低回路電感（見(jiàn)圖中紅色路徑）n電源地平面對(duì)本身就構(gòu)造

15、成了高頻平板電容l目標(biāo)阻抗在毫歐級(jí)的設(shè)計(jì)有時(shí)需要多個(gè)電源地層PDN元件 電容（全局電容、本地電容）l本地電容 Local Capacitorl布局中芯片下和芯片附近（如500mil/12.5mm)的電容是芯片的本地電容l全局電容 Global Capacitorl距離芯片較遠(yuǎn)電容對(duì)該芯片是全局電容l對(duì)芯片而言，本地電容與全局電容起作用的頻段有差異PDN元件 電容（全局電容、本地電容）l本地電容 Local Capacitor 高頻特性優(yōu)于全局電容 Global CapacitorPDN元件 電容的選用與布線小結(jié)PDN元件 電源地平面l電源地平面的阻抗模型l低頻，平板電容l中頻，分布電感+分布電

16、容l高頻，與模數(shù)（m,n)、平面大小（a,b)、位置（x,y)相關(guān)的非常復(fù)雜的結(jié)構(gòu)PDN元件 電源地平面電容PDN元件 電源地平面諧振l電源地平面構(gòu)成的電磁腔體，具有固有的結(jié)構(gòu)性諧振l由于平面對(duì)間距相對(duì)非常小，對(duì)矩形平面只計(jì)算長(zhǎng)和寬l諧振的頻率主要與模數(shù)（m,n)、平面大?。╝,b)相關(guān)PDN元件 平面諧振的物理意義l（1，0）模Fres是長(zhǎng)邊的最低駐波頻率l（0，1）模Fres是短邊的最低駐波頻率4” = 101.6 mm/25”= 124 mmVIxxSide of the board (d) = 5“ or 4“ corresponds to one half wavelength of

17、 the standing wave formed. If the resonance is formed along the 5” side, d = /2 =5” = = 10” = 254mm. The velocity of propagation of the wave can be found from v = c/r where c is the velocity of light in free space and r is the relative permittivity of the medium. For a relative permittivity of 4, v

18、=1.5 X 108 m/s.From the values of v and we get, fo = 1.5 X 108/254 X 10-3= 590.551 MHz.Similarly for the side d = 4“ we get fo = 1.5X108/203.2X10-3=738.188 MHz PDN元件 平面諧振頻點(diǎn)計(jì)算舉例l127mm * 101.6mm平面諧振頻點(diǎn)的計(jì)算與阻抗曲線仿真n,m01230 0.590 GHz1.181 GHz1.771 GHz10.738 GHz0.945 GHz1.39 GHz1.919 GHz21.476 GHz1.59GHz1.8

19、9 GHz2.306 GHz32.214 GHz2.291 Ghz2.509 GHz2.836 GHzComparison between analytically calculated and simulated resonance frequencies 585 MHz720 MHz915 MHz1.17 GHz1.38 GHz, 1.45 GHz, 1.56 GHz1.74 GHzZ (ohms)5”X4” Board open circuit at all edges PDN元件 平面諧振的控制l長(zhǎng)邊尺寸越大，諧振頻率越低lPCB電源平面諧振之后，板上的去耦電容作用顯著減弱（影響難以控

20、制）l很多情況下，電源噪聲和EMI問(wèn)題由電源平面諧振引起lPCB設(shè)計(jì)時(shí)，電源平面在滿足通流電源平面在滿足通流能力的情況下，平面越小越好能力的情況下，平面越小越好l非矩形的不規(guī)則平面，諧振頻率與邊到邊的最長(zhǎng)路徑長(zhǎng)度相關(guān)l平面形狀宜規(guī)整l最長(zhǎng)邊到邊路徑不宜大于250mma a(mm)(mm)m mn nFres(1,0) Fres(1,0) (MHz)(MHz)50501 10 01500.00 1500.00 1001001 10 0750.00 750.00 1271271 10 0590.55 590.55 1501501 10 0500.00 500.00 2002001 10 0375.

21、00 375.00 2502501 10 0300.00 300.00 3003001 10 0250.00 250.00 3503501 10 0214.29 214.29 4004001 10 0187.50 187.50 4504501 10 0166.67 166.67 5005001 10 0150.00 150.00 5505501 10 0136.36 136.36 6006001 10 0125.00 125.00 6506501 10 0115.38 115.38 7007001 10 0107.14 107.14 PDN元件 平面阻抗與位置的關(guān)系l平面中心 (x5) 阻抗的谷點(diǎn)的頻率最高，(1，0)模諧振頻點(diǎn)的阻抗最低l平面邊緣 (x1) 阻抗的谷點(diǎn)的頻率最低，(1，0)模諧振頻點(diǎn)的阻抗最高PDN元件 平面對(duì)間距的影響l盡量設(shè)計(jì)最小化的平面對(duì)間距PDN元件 平面對(duì)間距的影響l盡量設(shè)