計(jì)算機(jī)組成原理練習(xí)

1、計(jì)算機(jī)組成原理練習(xí)1一、單項(xiàng)選擇題1.若十六進(jìn)數(shù)為AC.B，則其十進(jìn)制數(shù)為_(kāi)。A.254.54B.2763C.172.6875D.172.6252.存放當(dāng)前欲執(zhí)行指令的寄存器是_。A.MARB.PCC.MDRD.IR3.在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則_。A.有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；B.有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；C.有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；D.有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。4.動(dòng)態(tài)存儲(chǔ)器的特點(diǎn)是_。A.工作中存儲(chǔ)內(nèi)容會(huì)產(chǎn)生變化B.工作中需要?jiǎng)討B(tài)改變?cè)L存地址C.工作中需要?jiǎng)討B(tài)地改變供電電壓D.需要定期刷新每個(gè)存儲(chǔ)單元中存儲(chǔ)的信息5.DMA訪問(wèn)主存

2、時(shí)，向CPU發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作_。A.停止CPU訪問(wèn)主存；B.周期挪用；C.DMA與CPU交替訪問(wèn)；D.DMA。6.計(jì)算機(jī)中表示地址時(shí)，采用_ 。A.原碼B.補(bǔ)碼C.反碼D.無(wú)符號(hào)數(shù)7.采用變址尋址可擴(kuò)大尋址范圍，且_。A.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中不可變；B.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程中可變；C.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中可變；D.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程不中可變；8.由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_。A.超標(biāo)量技術(shù)B.超流水線技術(shù)C.超長(zhǎng)指令字技術(shù)D.超字長(zhǎng)9.計(jì)算機(jī)執(zhí)行

3、乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用_控制方式。A.延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的B.異步C.中央與局部控制相結(jié)合的D.同步10.微程序放在_中。A.存儲(chǔ)器控制器B.控制存儲(chǔ)器C.主存儲(chǔ)器D.Cache11.在CPU的寄存器中，_對(duì)用戶是完全透明的。A.程序計(jì)數(shù)器B.指令寄存器C.狀態(tài)寄存器D.通用寄存器12.運(yùn)算器由許多部件組成，其核心部分是_。A.數(shù)據(jù)總線B.算術(shù)邏輯運(yùn)算單元C.累加寄存器D.多路開(kāi)關(guān)13.通常，微指令的周期對(duì)應(yīng)一個(gè)_。A.指令周期B.時(shí)鐘周期C.機(jī)器周期D.中斷周期14.CPU響應(yīng)中斷的時(shí)間是_。A.中斷源提出請(qǐng)求B.取指周期結(jié)束C.執(zhí)行周期結(jié)束D.間址周期結(jié)束

4、15.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。A.PCB.地址寄存器C.累加器D.ALU16.指令周期是指_。A.從主存儲(chǔ)器讀取一條指令的時(shí)間；B.執(zhí)行一條指令的時(shí)間；C.從主存中讀取一條指令到指令執(zhí)行結(jié)束的時(shí)間；D.主頻脈沖時(shí)間。17.一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_。A.48B.46C.36D.3218.以下敘述中錯(cuò)誤的是_。A.指令周期的第一個(gè)操作是取指令；B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C.取指令操作是控制器自動(dòng)進(jìn)行的；D.指令第一字節(jié)含操作碼。19.主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是_。A.解決CPU和主存之間的

5、速度匹配問(wèn)題；B.擴(kuò)大主存容量；C.既擴(kuò)大主存容量，又提高了存取速度；D.擴(kuò)大輔存容量。20.以下敘述_是錯(cuò)誤的。A.一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；B.DMA和CPU必須分時(shí)使用總線；C.DMA的數(shù)據(jù)傳送不需CPU控制；D.DMA中有中斷機(jī)制。21.CPU響應(yīng)中斷的時(shí)間是（ ）。A.中斷源提出請(qǐng)求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。22.基址尋址方式中，操作數(shù)的有效地址是（ ）。A.基址寄存器內(nèi)容加上形式地址（位移量）；B.程序計(jì)數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址；D.寄存器內(nèi)容加上形式地址。23.常用的虛擬存儲(chǔ)器尋址系統(tǒng)由（

6、）兩級(jí)存儲(chǔ)器組成。A.主存輔存B.Cache主存C.Cache輔存D.主存硬盤24.所有指令執(zhí)行時(shí)的第一個(gè)CPU周期一定是（）。A.程序計(jì)數(shù)器增1周期B.取指令周期C.形成有效地址周期D.取操作數(shù)周期25.程序控制類指令的功能是_。A.進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；B.進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送；C.改變程序執(zhí)行的順序；D.一定是自動(dòng)加+1。26.水平型微指令的特點(diǎn)是_。A.一次可以完成多個(gè)操作；B.微指令的操作控制字段不進(jìn)行編碼；C.微指令的格式簡(jiǎn)短；D.微指令的格式較長(zhǎng)。27.存儲(chǔ)字長(zhǎng)是指_。A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；B.存儲(chǔ)單元的個(gè)數(shù)；C.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)

7、制代碼位數(shù)；D.機(jī)器指令的位數(shù)。28.CPU通過(guò)_啟動(dòng)通道。A.執(zhí)行通道命令B.執(zhí)行I/O指令C.發(fā)出中斷請(qǐng)求D.程序查詢29 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_。A RAM存貯器B ROM存貯器C 主存貯器D 主存貯器和外存貯器30、 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_(kāi)。A +（1 2-32） B +（1 2-31） C 2-32 D 2-3131算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D 4位乘法運(yùn)算和除法運(yùn)算功能32存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制信

8、息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；33 相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式34 變址尋址方式中，操作數(shù)的有效地址等于_。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）35 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量. 中斷電路中用屏蔽

9、字來(lái)實(shí)現(xiàn)中斷優(yōu)先級(jí)別，現(xiàn)有8個(gè)中斷請(qǐng)求IR0IR7，要實(shí)現(xiàn)只響應(yīng)IR0、IR7中斷請(qǐng)求，則屏蔽字為（最高位對(duì)應(yīng)IR0,最低位對(duì)應(yīng)IR7）（ ）。 A01011000 B01111110 C11100111 D01000100二、填空題1. 若十進(jìn)制數(shù)據(jù)為152.25則其十六進(jìn)制數(shù)為【1】98.4H 。2. 若X補(bǔ)=1.1011，則真值X=【2】 。3. 在浮點(diǎn)加法運(yùn)算中，當(dāng)尾數(shù)需要右移時(shí)，應(yīng)進(jìn)行舍入處理，常用的舍入方法有【3】和【4】?jī)煞N。4. 8位數(shù)a 的bit 3清0 可使用的操作是【5】 , a的bit 5置1, 可使用的操作是【6】 。5. CRT顯示器的分辨率為800×60

10、0點(diǎn)陣，16位色，此時(shí)最少需要【7】字節(jié)的顯存。6. 設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 【8】 ，非零最小正數(shù)真值是 【9】 ，絕對(duì)值最大的負(fù)數(shù)真值是 【10】 ，絕對(duì)值最小的負(fù)數(shù)真值是 【11】 （均用十進(jìn)制表示）。7. 緩存是設(shè)在 【12】 和 【13】 之間的一種存儲(chǔ)器，其速度與 【14】 匹配，容量與 【15】 有關(guān)。8. 國(guó)標(biāo)一級(jí)漢字有3755個(gè)，假設(shè)每個(gè)漢字字模采用16×16點(diǎn)陣，放在內(nèi)存中，則大約占【16】字節(jié)。9. 總線判優(yōu)控制分集中控制和【17】控制兩種,常見(jiàn)的集

11、中控制方式包括 【18】 、 【19】 、 【20】 三種。10. 填空題（共20分，每空1分）【1】98.4H 【2】0.0101【3】零舍一入法 【4】恒置一法【5】a11110111 【6】a00100000 【7】800×600×2 【8】231(1-217)【9】233【10】231 【11】231(21217)【12】CPU 【13】主存【14】與CPU速度 【15】緩存中數(shù)據(jù)的命中率【16】3755×32【17】分散控制 【18】鏈?zhǔn)讲樵?【19】計(jì)數(shù)器定時(shí)查詢 【20】獨(dú)立請(qǐng)求三、計(jì)算題1. 已知：兩浮點(diǎn)數(shù)x = 0.1101×210，y

12、 = 0.1011×201 求：x + y2. 設(shè)機(jī)器字長(zhǎng)為8位(含1位符號(hào)位)，已知X1164，Y13128，用補(bǔ)碼運(yùn)算規(guī)則計(jì)算XY、XY的值(寫(xiě)出計(jì)算過(guò)程)。3已知接收到的海明碼（按配偶原則配置）為1100100，檢查該代碼是否出錯(cuò)？第幾位出錯(cuò)？ 四、問(wèn)答題1某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（1）畫(huà)出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。

13、2. 以單總線的CPU數(shù)據(jù)通路結(jié)構(gòu)為背景，寫(xiě)出完成加法指令A(yù)DD R3,R1,R2的操作過(guò)程(包括取指過(guò)程)。本指令功能是將寄存器R1和R2中的數(shù)相加，結(jié)果送入地址為R3的主存儲(chǔ)器中。 R1PCMARMDR控制器指令譯碼器R2R3YALUZ內(nèi)部總線IRDBUSABUS主存M3.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L0,L1，寫(xiě)出各中斷源的屏蔽字。中斷源屏蔽字0 1 2 3 4L0L1L2L3L44“在計(jì)算機(jī)中，原碼和反碼不能表示 -1。”這種說(shuō)法是否正確，為什么？5異步通信與同步通信的主要區(qū)別是什么，說(shuō)明通信雙方如何

14、聯(lián)絡(luò)。在數(shù)據(jù)交換過(guò)程中，DMA接口有哪些功能？67某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時(shí)間內(nèi)，CPU共訪問(wèn)內(nèi)存4500次，其中340次訪問(wèn)主存，求：（1）Cache的命中率是多少？（2）CPU訪問(wèn)內(nèi)存的平均訪問(wèn)時(shí)間是多少？五、設(shè)計(jì)題設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K

15、5;8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選 幾片？（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。1、）計(jì)算題 答：x、y在機(jī)器中以補(bǔ)碼表示為） x補(bǔ) = 00,10; 00.1101 y補(bǔ) = 00,01; 00.1011 對(duì)階） j補(bǔ) = jx補(bǔ)- jy補(bǔ) = 00,10 + 11,11 = 00,01即j = 1，表示y的階碼比x的階碼小1，因此將y的尾數(shù)向右移1位，階碼相應(yīng)加1,即 = 00,10; 00.0101這時(shí)的

16、階碼與x補(bǔ)的階碼相等，階差為0，表示對(duì)階完畢。 求和）即x+y補(bǔ) = 00,10; 01.0010 右規(guī)（分） 運(yùn)算結(jié)果兩符號(hào)位不等，表示尾數(shù)之和絕對(duì)值大于1，需右規(guī)，即將尾數(shù)之和向右移1位，階碼加1，故得 x+y補(bǔ) = 00,11; 00.1001 則 x+y = 0.1001×2112、）(1) （ X = 1.001011 X補(bǔ) = 1.110101 Y = 0.0001101 Y補(bǔ) = 0.0001101 -Y補(bǔ) = 1.1110011 )X+Y補(bǔ) = 1.110101 + 0.0001101 = 1.1110111 X+Y = -0.0001001 )（2） X-Y補(bǔ) =

17、X補(bǔ) + -Y補(bǔ) = 1.110101 + 1.1110011 = 1.1011101X-Y = 0.0100011 3、 b4b3b2b1 = 1100則C1 = b4b3b1 = 110 = 0C2 = b4b2b1 = 100 = 1C4 = b3b2b1 = 100 = 1 1100的海明碼是 C1C2b4C4b3b2b1 = 0111100 四、問(wèn)答題）1、(1) 操作碼為6位， 操作種類有26 = 64種 ）(2) 尋址方式位為2位， 尋址方式 4種 （）(3) 采用立即尋址，操作數(shù)的數(shù)值范圍是128 +127 ）(4) 采用直接尋址，可尋址的內(nèi)存空間是 256 (0 255) （

18、）2、)取指周期 PCMAR 1R M(MAR)MDR MDRIR (PC)+1PC 執(zhí)行周期 R1Y (R2)+(Y)Z 間址周期 R3MAR ZMDR 1W MDRM(MAR) 3、（每寫(xiě)對(duì)一個(gè)屏蔽字）設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 14答：“在計(jì)算機(jī)中，原碼和反碼不能表示 -1?！边@種說(shuō)法是錯(cuò)誤的。因?yàn)閷?duì)于整數(shù)而言，這種說(shuō)法不成立。假設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），在整數(shù)定點(diǎn)機(jī)中，-1原 = 1,0000001 -1補(bǔ) = 1,1111111 -1反 =