QuartusII軟件的使用方法

1、Quartus II軟件的使用方法1、創(chuàng)建工程運(yùn)行quartus II軟件，如下圖：建立工程，F(xiàn)ileNew Project Wizad，既彈出“工程設(shè)置”對話框，如下圖：單擊此對話框最上一欄右側(cè)的“.”按鈕，在d盤中建一個工程文件夾，取名為test。單擊“打開”按鈕，在第二行和第三行中填寫為“half_adder”。按Next按鈕，出現(xiàn)添加工程文件的對話框，如下圖：這里我們先不管它，直接按next進(jìn)行下一步，選擇FPGA器件的型號，如下圖：在Family下拉框中，我們選擇Cyclone V系列FPGA，選擇此系列的具體芯片5CSEMA5F31C6。執(zhí)行next出現(xiàn)選擇其它EDA工具setti

2、ng對話框 如下圖，選擇ModelSim_Altera為默認(rèn)的Simulation 工具，語言為Verilog HDL.執(zhí)行next出現(xiàn)選擇其它EDA工具對話框，我們用Quartus II的集成環(huán)境進(jìn)行開發(fā)，因此這里不作任何改動，按next進(jìn)入工程的信息總概對話框，按Finish按鈕即建立一個項目。2、建立頂層文件。（1）執(zhí)行FileNew，彈出新建文件對話框，如下圖：選擇“Verilog HDL File”按OK即建立一個空的verilog 文件，按下圖寫入half_adder代碼，我們把它另存為（FileSave as）,接受默認(rèn)的文件名，以使該文件添加到工程中去。如下圖：（2）設(shè)置。在建

3、立工程時我們選定了芯片型號，也可以在這一步設(shè)定，在菜單AssignmentsDevice，彈出對話框，如下圖：（3）編譯。按主工具欄上的編譯按鈕即開始編譯，Message窗口會顯示一些編譯信息，最后編譯成功彈出提示，如下圖：3、 仿真對工程編譯通過后，必須對其功能和時序性質(zhì)進(jìn)行仿真測試，以了解設(shè)計結(jié)果是否滿足原設(shè)計要求。具體步驟如下：1功能仿真選擇菜單processing ->start -> start test bench template writertestbench 文件創(chuàng)建完成 打開testbench文件編寫testbench文件 見紅色方框，編輯完后，保存。注釋掉選擇

4、菜單Tools中的Run Simulation Tool，再選擇 RTL Simulation，如下圖所示：菜單欄編譯按鈕，進(jìn)行編譯選中文件，點(diǎn)擊Compile,然后點(diǎn)擊Done。菜單欄Simulation如圖打開后如圖選擇 testbench文件 改變仿真精度打開波形窗口菜單欄 View wave如下圖將信號拖入wave的messages中菜單欄 按 開始仿真觀察 波形2、分配管腳 如下圖所示3、編程下載管腳分配完畢后，啟動全編譯，然后下載到FPGA。首先點(diǎn)擊 ”下載” 按鈕，檢測安裝下載電纜( 單擊Hardware Setup )彈出對話框如圖所示，選擇DE-SoCUSB-1 下載電纜，關(guān)閉該對話框點(diǎn)擊Auto Detect，選5CSEMA5右擊第二個芯片，選Edit-Change File