交換電路與邏輯設(shè)計公告_第1頁
交換電路與邏輯設(shè)計公告_第2頁
交換電路與邏輯設(shè)計公告_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

交換電路與邏輯設(shè)計公告n作業(yè)四請於11/15(三) 14:00前繳交至各班TA處，當天公佈作業(yè)解答於網(wǎng)站。n11/17(五)下午14:2016:20舉行期中考，範圍Ch1Ch9 ，請準時進入教室。nSkip Ch 8.1, Ch 8.2, Fig 8.13, nSkip Ch 9.7, Ch 9.8但仍包含 Shannons expansion (Ch 9.8)n120 minutes, 100 points totaln考試採取間隔坐，兩旁不可有人，資料不可放椅子底下。交換電路與邏輯設(shè)計公告n期中考教室分配如下：吳安宇老師班：電二145(單數(shù))、106(雙數(shù))李建模老師班：電二144(單數(shù))、105(雙數(shù))黃俊郎老師班：綜合教室301盧奕璋老師班：電二104交換電路與邏輯設(shè)計公告n11/24(五)下午15:3018:20，Verilog教學於新生大樓102階梯教室進行。nVerilog四次電腦課程時間如下，請同學找空堂時間參加11/27(一) 早上9:0012:00於電二132 、13411/28(二) 早上9:0012:00於電二132 、13411/29(三) 早上9:0012:00於電二132 、13411/3

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論