電工學(xué)第一章數(shù)字電路基礎(chǔ)

1、（1-1）第一章第一章 數(shù)字電路基礎(chǔ)數(shù)字電路基礎(chǔ)電子技術(shù)電子技術(shù)數(shù)字電路部分?jǐn)?shù)字電路部分（1-2）第一章第一章 數(shù)字電路的基礎(chǔ)知識(shí)數(shù)字電路的基礎(chǔ)知識(shí)1.1 數(shù)字電路的基礎(chǔ)知識(shí)數(shù)字電路的基礎(chǔ)知識(shí)1.2 邏輯代數(shù)及運(yùn)算規(guī)則邏輯代數(shù)及運(yùn)算規(guī)則 1.3 邏輯函數(shù)的表示法邏輯函數(shù)的表示法1.4 邏輯函數(shù)的化簡邏輯函數(shù)的化簡1.5 門電路門電路（1-3）1.1.1 數(shù)字信號(hào)和模擬信號(hào)數(shù)字信號(hào)和模擬信號(hào)電子電路中的信號(hào)電子電路中的信號(hào)模擬信號(hào)模擬信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)隨時(shí)間連續(xù)變化的信號(hào)隨時(shí)間連續(xù)變化的信號(hào)時(shí)間和幅度都是離散的時(shí)間和幅度都是離散的 1.1 數(shù)字電路的基礎(chǔ)知識(shí)數(shù)字電路的基礎(chǔ)知識(shí)（1-4）模擬信號(hào)

2、：模擬信號(hào)：tu正弦波信號(hào)正弦波信號(hào)t鋸齒波信號(hào)鋸齒波信號(hào)u（1-5） 研究模擬信號(hào)時(shí)，我們注重電路研究模擬信號(hào)時(shí)，我們注重電路輸入、輸出信號(hào)間的大小、相位關(guān)系。輸入、輸出信號(hào)間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號(hào)發(fā)生器交直流放大器、濾波器、信號(hào)發(fā)生器等。等。 在模擬電路中，晶體管一般工作在模擬電路中，晶體管一般工作在放大狀態(tài)。在放大狀態(tài)。（1-6）數(shù)字信號(hào)：數(shù)字信號(hào)：數(shù)字信號(hào)數(shù)字信號(hào)產(chǎn)品數(shù)量的統(tǒng)計(jì)。產(chǎn)品數(shù)量的統(tǒng)計(jì)。數(shù)字表盤的讀數(shù)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號(hào)：數(shù)字電路信號(hào)：tu（1-7）研究數(shù)字電路時(shí)注重電路輸出、輸研究

3、數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的分析工擬電路的分析方法。主要的分析工具是邏輯代數(shù)，電路的功能用真值具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式或波形圖表示。表、邏輯表達(dá)式或波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)。狀態(tài)。（1-8）1.1.2 數(shù)制數(shù)制（1）十進(jìn)制十進(jìn)制： 以十為基數(shù)的記數(shù)體制以十為基數(shù)的記數(shù)體制表示數(shù)的十個(gè)數(shù)碼：表示數(shù)的十個(gè)數(shù)碼：1, 2, 3, 4, 5, 6, 7, 8, 9, 0遵循遵循逢十進(jìn)一逢十進(jìn)

4、一的規(guī)律的規(guī)律157 =012107105101 （1-9）一個(gè)十進(jìn)制數(shù)數(shù)一個(gè)十進(jìn)制數(shù)數(shù) N可以表示成：可以表示成：iiiDKN10)( 若在數(shù)字電路中采用十進(jìn)制，必須若在數(shù)字電路中采用十進(jìn)制，必須要有十個(gè)電路狀態(tài)與十個(gè)記數(shù)碼相對(duì)應(yīng)。要有十個(gè)電路狀態(tài)與十個(gè)記數(shù)碼相對(duì)應(yīng)。這樣將在技術(shù)上帶來許多困難，而且很這樣將在技術(shù)上帶來許多困難，而且很不經(jīng)濟(jì)。不經(jīng)濟(jì)。（1-10）（2）二進(jìn)制二進(jìn)制： 以二為基數(shù)的記數(shù)體制以二為基數(shù)的記數(shù)體制表示數(shù)的兩個(gè)數(shù)碼：表示數(shù)的兩個(gè)數(shù)碼：0, 1遵循遵循逢二進(jìn)一逢二進(jìn)一的規(guī)律的規(guī)律iiiBKN2）（1001) B =012321202021 = ( 9 ) D（1-11）

5、用電路的兩個(gè)狀態(tài)用電路的兩個(gè)狀態(tài)-開關(guān)來表示開關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲(chǔ)和傳輸簡二進(jìn)制數(shù)，數(shù)碼的存儲(chǔ)和傳輸簡單、可靠。單、可靠。位數(shù)較多，使用不便；不合人們位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時(shí)將十進(jìn)制轉(zhuǎn)換成的習(xí)慣，輸入時(shí)將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換成十進(jìn)制數(shù)。成十進(jìn)制數(shù)。（1-12）（3）十六進(jìn)制和八進(jìn)制：十六進(jìn)制和八進(jìn)制：十六進(jìn)制記數(shù)碼：十六進(jìn)制記數(shù)碼：1, 2, 3, 4, 5, 6, 7, 8, 9, A(10), B(11), C(12), D(13), E(14), F(15)(4E6)H =4 162+14 161+6 160= (

6、 1254 ) D（1-13）十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(0101 1001)B=0 27+1 26+0 25+1 24+1 23+0 22+0 21+1 20B=(0 23+1 22+0 21+1 20) 161+(1 23+0 22+0 21+1 20) 160B= ( 59 ) H每四位每四位2進(jìn)進(jìn)制數(shù)對(duì)應(yīng)制數(shù)對(duì)應(yīng)一位一位16進(jìn)進(jìn)制數(shù)制數(shù)（1-14）十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(10011100101101001000)B=從末位開始從末位開始 四位一組四位一組(1001 1100 1011 0100 1000)B =()H84B

7、C9=( 9CB48 ) H（1-15）八進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：八進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(10011100101101001000)B=從末位開從末位開始三位一始三位一組組(10 011 100 101 101 001 000)B =()O01554=(2345510)O32（1-16）十進(jìn)制與二進(jìn)制十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換，可以用之間的轉(zhuǎn)換，可以用二除十進(jìn)制數(shù)，余數(shù)二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第是二進(jìn)制數(shù)的第0位，位，然后依次用二除所得然后依次用二除所得的商，余數(shù)依次是的商，余數(shù)依次是K1、K2、。（4）十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：（1-17）225 余余 1

8、K0122 余余 0 K162 余余 0 K232 余余 1 K312 余余 1 K40轉(zhuǎn)換過程：轉(zhuǎn)換過程：(25)D=(11001)B（1-18） 用四位二進(jìn)制數(shù)表示用四位二進(jìn)制數(shù)表示09十個(gè)數(shù)碼，十個(gè)數(shù)碼，即為即為BCD碼碼 。四位二進(jìn)制數(shù)最多可以有。四位二進(jìn)制數(shù)最多可以有16種不同組合，不同的組合便形成了一種不同組合，不同的組合便形成了一種編碼。主要有：種編碼。主要有： 8421碼、碼、 5421碼、碼、2421碼、余碼、余3碼等。碼等。數(shù)字電路中編碼的方式很多，常用的主數(shù)字電路中編碼的方式很多，常用的主要是二要是二 十進(jìn)制碼（十進(jìn)制碼（BCD碼）。碼）。BCD-Binary-Coded

9、-Decimal1.1.3 BCD碼碼（1-19）在在BCD碼中，十進(jìn)制數(shù)碼中，十進(jìn)制數(shù) (N)D 與二進(jìn)制編碼與二進(jìn)制編碼 (K3K2K1K0)B 的關(guān)的關(guān)系可以表示為：系可以表示為：(N)D= W3K3 +W2K2+W1K1+W0K0W3W0為二進(jìn)制各位的權(quán)重為二進(jìn)制各位的權(quán)重所謂的所謂的8421碼，就是指各位的權(quán)碼，就是指各位的權(quán)重是重是8, 4, 2, 1。（1-20）00000001001000110110011110001001101010111101111011110101110001000123678910111314155124012357896401235678940345

10、6782910123678549二進(jìn)制數(shù)二進(jìn)制數(shù)自然碼自然碼 8421碼碼 2421碼碼 5421碼碼 余三碼余三碼（1-21）1.2.1 邏輯代數(shù)與基本邏輯關(guān)系邏輯代數(shù)與基本邏輯關(guān)系在數(shù)字電路中，我們要研究的是電路在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱路又稱邏輯電路邏輯電路，相應(yīng)的研究工具是，相應(yīng)的研究工具是邏輯邏輯代數(shù)（布爾代數(shù)）代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（取兩個(gè)值（二值變量二值變量），即），即0和和1，中間值，中間值沒有意義，這里的沒有意義，這里的0和和

11、1只表示兩個(gè)對(duì)立的只表示兩個(gè)對(duì)立的邏輯狀態(tài)，如電位的低高（邏輯狀態(tài)，如電位的低高（0表示低電位，表示低電位，1表示高電位）、開關(guān)的開合等。表示高電位）、開關(guān)的開合等。 1.2 邏輯代數(shù)及運(yùn)算規(guī)則邏輯代數(shù)及運(yùn)算規(guī)則（1-22）（1）“與與”邏輯邏輯A、B、C條件都具備時(shí)，事件條件都具備時(shí)，事件F才發(fā)生。才發(fā)生。EFABC&ABCF邏輯符號(hào)邏輯符號(hào)基本邏輯關(guān)系：基本邏輯關(guān)系：（1-23）F=ABC邏輯式邏輯式邏輯乘法邏輯乘法邏輯與邏輯與AFBC00001000010011000010101001101111真值表真值表（1-24）（2）“或或”邏輯邏輯A、B、C只有一個(gè)條件具備時(shí)，事件只有

12、一個(gè)條件具備時(shí)，事件F就就發(fā)生。發(fā)生。 1ABCF邏輯符號(hào)邏輯符號(hào)AEFBC（1-25）F=A+B+C邏輯式邏輯式邏輯加法邏輯加法邏輯或邏輯或AFBC00001001010111010011101101111111真值表真值表（1-26）（3）“非非”邏輯邏輯A條件具備時(shí)條件具備時(shí) ，事件，事件F不發(fā)生；不發(fā)生；A不具備不具備時(shí)，事件時(shí)，事件F發(fā)生。發(fā)生。邏輯符號(hào)邏輯符號(hào)AEFRAF（1-27）邏輯式邏輯式邏輯非邏輯非邏輯反邏輯反真值表真值表AF AF0110（1-28）（4）幾種常用的邏輯關(guān)系邏輯）幾種常用的邏輯關(guān)系邏輯“與與”、“或或”、“非非”是三種基本的是三種基本的邏輯關(guān)系，任何其它的

13、邏輯關(guān)系都可以邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。以它們?yōu)榛A(chǔ)表示。CBAF與非：與非：條件條件A、B、C都具都具備，則備，則F 不發(fā)不發(fā)生。生。&ABCF（1-29）CBAF或非：或非：條件條件A、B、C任一任一具備，則具備，則F不不 發(fā)生。發(fā)生。 1ABCFBABABAF異或：異或：條件條件A、B有一個(gè)具有一個(gè)具備，另一個(gè)不備，另一個(gè)不具備則具備則F 發(fā)生。發(fā)生。=1ABCF（1-30）（5）幾種基本的邏輯運(yùn)算）幾種基本的邏輯運(yùn)算 從三種基本的邏輯關(guān)系出發(fā)，我們可從三種基本的邏輯關(guān)系出發(fā)，我們可以得到以下邏輯運(yùn)算結(jié)果：以得到以下邏輯運(yùn)算結(jié)果：0 0=0 1=1 0=

14、01 1=10+0=00+1=1+0=1+1=11001 （1-31）1.2.2 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律一、基本運(yùn)算規(guī)則一、基本運(yùn)算規(guī)則A+0=A A+1=1 A 0 =0 A=0 A 1=A1 AAAAA0 AAAAA AA（1-32）二、基本代數(shù)規(guī)律二、基本代數(shù)規(guī)律交換律交換律結(jié)合律結(jié)合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代數(shù)不適數(shù)不適用用!（1-33）三、吸收規(guī)則三、吸收規(guī)則1.原變量的吸收：原變量的吸收：A+AB=A證明：

15、證明：A+AB=A(1+B)=A1=A利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡。利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡。例如：例如：CDABFEDABCDAB)(被吸收被吸收（1-34）2.反變量的吸收：反變量的吸收：BABAA證明：證明：BAABABAABAAABA)(例如：例如：DCBCADCBCAA 被吸收被吸收（1-35）3.混合變量的吸收：混合變量的吸收：CAABBCCAAB證明：證明：BCAACAABBCCAAB)(CAABBCAABCCAAB例如：例如：CAABBCCAABBCDBCCAABBCDCAAB1吸收吸收吸收吸收（1-36）4. 反演定理：反演定理：BABABABAABAB00011

16、11010110110010111110000BAABBA可以用列真值表的方法證明：可以用列真值表的方法證明：（1-37）1.3.1 真值表：將輸入、輸出的所有可能真值表：將輸入、輸出的所有可能 狀態(tài)一一對(duì)應(yīng)地列出。狀態(tài)一一對(duì)應(yīng)地列出。ABCF01000110000000101000101111011111設(shè)設(shè)A、B、C為輸入變量，為輸入變量，F(xiàn)為輸出變量。為輸出變量。 1.3 邏輯函數(shù)的表示法邏輯函數(shù)的表示法（1-38） n個(gè)變量可以有個(gè)變量可以有2n個(gè)組合，個(gè)組合，一般按二進(jìn)制的順序，輸出與一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對(duì)應(yīng)，列出所有輸入狀態(tài)一一對(duì)應(yīng)，列出所有可能的狀態(tài)?？赡艿臓顟B(tài)

17、。（1-39）1.3.2 邏輯函數(shù)式邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成把邏輯函數(shù)的輸入、輸出關(guān)系寫成與與、或或、非非等邏輯運(yùn)算的組合式，即等邏輯運(yùn)算的組合式，即邏輯代數(shù)邏輯代數(shù)式式，又稱為，又稱為邏輯函數(shù)式邏輯函數(shù)式，通常采用，通常采用“與或與或”的形式。的形式。比如：比如：ABCCBACBACBACBAF若表達(dá)式的乘積項(xiàng)中包含了所有輸入變?nèi)舯磉_(dá)式的乘積項(xiàng)中包含了所有輸入變量的原變量或反變量，則這一項(xiàng)稱為量的原變量或反變量，則這一項(xiàng)稱為最小最小項(xiàng)項(xiàng)，上式中每一項(xiàng)都是，上式中每一項(xiàng)都是最小項(xiàng)最小項(xiàng)。若兩個(gè)最小項(xiàng)中只有一個(gè)變量以原、反狀若兩個(gè)最小項(xiàng)中只有一個(gè)變量以原、反狀態(tài)相區(qū)別，則稱它們?yōu)?/p>

18、態(tài)相區(qū)別，則稱它們?yōu)檫壿嬒噜忂壿嬒噜彙?（1-40）ABCCBACBACBACBAF邏輯相鄰邏輯相鄰CBCBACBA邏輯相鄰的項(xiàng)可以邏輯相鄰的項(xiàng)可以合并，消去一個(gè)因子合并，消去一個(gè)因子（1-41）1.3.3 卡諾圖：卡諾圖：將將n個(gè)輸入變量的全部最小項(xiàng)用小方塊個(gè)輸入變量的全部最小項(xiàng)用小方塊陣列圖表示，并且將邏輯相臨的最小項(xiàng)放陣列圖表示，并且將邏輯相臨的最小項(xiàng)放在相臨的幾何位置上，所得到的陣列圖就在相臨的幾何位置上，所得到的陣列圖就是是n變量的變量的卡諾圖卡諾圖。 卡諾圖的每一個(gè)方塊（最小項(xiàng)）代表卡諾圖的每一個(gè)方塊（最小項(xiàng)）代表一種輸入組合，并且把對(duì)應(yīng)的輸入組合注一種輸入組合，并且把對(duì)應(yīng)的輸入組

19、合注明在陣列圖的上方和左方。明在陣列圖的上方和左方。（1-42）1001AB0101ABC00011110011101101兩變量卡諾圖兩變量卡諾圖三變量卡諾圖三變量卡諾圖（1-43）ABCD000111100001110110100 01110 011110四變量卡諾圖四變量卡諾圖單元編號(hào)單元編號(hào)0010，對(duì)，對(duì)應(yīng)于最小應(yīng)于最小項(xiàng)：項(xiàng)：DCBAABCD=0100時(shí)函時(shí)函數(shù)取值數(shù)取值函數(shù)取函數(shù)取0、1均可，均可，稱為稱為無所無所謂狀態(tài)謂狀態(tài)（或任意（或任意狀態(tài)）狀態(tài)）。只有只有一項(xiàng)一項(xiàng)不同不同（1-44）有時(shí)為了方便，用二進(jìn)制對(duì)應(yīng)的十進(jìn)制有時(shí)為了方便，用二進(jìn)制對(duì)應(yīng)的十進(jìn)制表示單元編號(hào)。表示單元

20、編號(hào)。ABC00011110010132457 76F( A , B , C )= ( 1 , 2 , 4 , 7 )1,2,4,7單單元取元取1，其，其它取它取0（1-45）ABCD0001111000010132457 76121313151514891111101110（1-46）1.3.4 邏輯圖：邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯把相應(yīng)的邏輯關(guān)系用邏輯符號(hào)和連線表示出來。符號(hào)和連線表示出來。&AB&CD 1FF=AB+CD（1-47）1.4.1 利用邏輯代數(shù)的基本公式：利用邏輯代數(shù)的基本公式：例：例：ABACBCABCBAABCBACCABCBAABCCABCBAF)()

21、()(反變量吸收反變量吸收提出提出AB=1提出提出A 1.4 邏輯函數(shù)的化簡邏輯函數(shù)的化簡（1-48）例：例：CBBCBAABF)(CBBCBAAB）（反演反演CBAABCCCBAAB)()(配項(xiàng)配項(xiàng)CBBCAABCCBACBAAB被吸收被吸收被吸收被吸收CBBBCAAB)(CBCAAB（1-49）AB=ACB=C?A+B=A+CB=C?請(qǐng)注意與普通代數(shù)的區(qū)別！請(qǐng)注意與普通代數(shù)的區(qū)別！（1-50）1.4.2 利用卡諾圖化簡：利用卡諾圖化簡：ABC00011110010010001 11ABCBCABCBCAABC（1-51）ABC00011110010010001 11AB?（1-52）ABC

22、00011110010010001 11ABBCF=AB+BC化簡過程：化簡過程：（1-53）利用卡諾圖化簡的規(guī)則：利用卡諾圖化簡的規(guī)則：（1）相臨單元的個(gè)數(shù)是）相臨單元的個(gè)數(shù)是2N個(gè)，并組成矩形個(gè)，并組成矩形時(shí)，可以合并。時(shí)，可以合并。ABCD0001 11 1000010000001 1001 11 10111 101110AD（1-54）ABCD0001 11 1000010000010 0011 10 00100 001110不是矩形不是矩形（1-55）（2）先找面積盡量大的組合進(jìn)行化簡，可以）先找面積盡量大的組合進(jìn)行化簡，可以 減少更多的因子。減少更多的因子。（3）各最小項(xiàng)可以重復(fù)使

23、用。）各最小項(xiàng)可以重復(fù)使用。（4）注意利用無所謂狀態(tài)，可以使結(jié)果大大）注意利用無所謂狀態(tài)，可以使結(jié)果大大 簡化。簡化。（5）所有的）所有的1都被圈過后，化簡結(jié)束。都被圈過后，化簡結(jié)束。（6）化簡后的邏輯式是各化簡項(xiàng)的邏輯和。）化簡后的邏輯式是各化簡項(xiàng)的邏輯和。（1-56）例：化簡例：化簡 F(A,B,C,D)= (0,2,3,5,6,8,9,10,11, 12,13,14,15)ABCD0001 11 1000011011010 0111 11 11111 111110ADCCBDBDCBDCBDBCBDCAF（1-57）例：化簡例：化簡ABCD0001 11 1000011111111110

24、0111111110ABDABDF （1-58）例：已知真值表如圖，用卡諾圖化簡。例：已知真值表如圖，用卡諾圖化簡。ABCF0000001001000110100111011111101狀態(tài)未給出，即是無所謂狀態(tài)。狀態(tài)未給出，即是無所謂狀態(tài)。（1-59）ABC0001111001000011 11化簡時(shí)可以將無所謂狀態(tài)當(dāng)作化簡時(shí)可以將無所謂狀態(tài)當(dāng)作1或或0，目的是得到最簡結(jié)果。目的是得到最簡結(jié)果。認(rèn)為是認(rèn)為是1AF=A（1-60）電子技術(shù)電子技術(shù)數(shù)字電路部分?jǐn)?shù)字電路部分門電路門電路（1-61）1.5 門電路門電路 1.5.1 概述概述 1.5.2 分離元件門電路分離元件門電路 1.5.3 TT

25、L集成門電路集成門電路 1.5.4 其它類型的其它類型的TTL門電路門電路 1.5.5 MOS門電路門電路（1-62）門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過的基本邏輯關(guān)系相對(duì)應(yīng)，路，與我們所講過的基本邏輯關(guān)系相對(duì)應(yīng)，門電路主要有：門電路主要有：與門與門、或門或門、與非門與非門、或或非門非門、異或門異或門等。等。在數(shù)字電路中，一般用高電平代表在數(shù)字電路中，一般用高電平代表1、低點(diǎn)平代表低點(diǎn)平代表0，即所謂的，即所謂的正邏輯系統(tǒng)正邏輯系統(tǒng)。 1.5.1 概述概述（1-63）10 ViVoKVccR只要能判斷高只要能判斷高低電平即可低電平即可K開開-Vo=1

26、, 輸出高電平輸出高電平K合合-Vo=0, 輸出低電平輸出低電平可用三極可用三極管代替管代替（1-64）R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：三極管的開關(guān)特性：（1-65）二極管與門二極管與門FD1D2AB+12VuA uB uF 0V 0V 0.3V 0V 3V 0.3V 3V 0V 0.3V 3V 3V 3.3V 設(shè)二極管的飽和壓降設(shè)二極管的飽和壓降為為0.3伏。伏。 1.5.2 分立元件門電路分立元件門電路 （1-66）二極管或門二極管或門uA uB uF 0V 0V -0.3V 0V 3V 2.7V 3V 0V 2.7V 3V 3V 2.7V FD1D2AB

27、-12V（1-67）R1DR2AF+12V +3V三極管非門三極管非門uA uF 3V 0.3 0V 3.3 嵌位二極管嵌位二極管（三極管的飽和壓降（三極管的飽和壓降假設(shè)為假設(shè)為0.3付）付）（1-68）R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與非門與非門（1-69）1. 體積大、工作不可靠。體積大、工作不可靠。2. 需要不同電源。需要不同電源。3. 各種門的輸入、輸出電平不匹配。各種門的輸入、輸出電平不匹配。分立元件門電路的缺點(diǎn)分立元件門電路的缺點(diǎn)（1-70）1 TTL與非門的基本原理與非門的基本原理與分立元件電路相比，集成電路具與分立元件電路

28、相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管管集成門電集成門電路等。路等。 1.5.3 TTL集成門電路集成門電路（1-71）TTL與非門的內(nèi)部結(jié)構(gòu)與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCCBAF （1-72）任一輸入為低電平（任一輸入為低電平（0.3V）時(shí)）時(shí)“0”1V不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通三個(gè)三個(gè)PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V+5VF

29、R4R2R13kT2R5R3T3T4T1T5b1c1ABC （1-73）+5VFR4R2R13kR5T3T4T1b1c1ABC任一輸入為低電平（任一輸入為低電平（0.3V）時(shí)）時(shí)“0”1Vuouo=5-uR2-ube3-ube4 3.4V高電平！高電平！ （1-74）輸入全為高電平（輸入全為高電平（3.4V）時(shí)）時(shí)“1”全導(dǎo)通全導(dǎo)通電位被嵌電位被嵌在在2.1V全反偏全反偏 1V截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC （1-75）輸入全為高電平（輸入全為高電平（3.4V）時(shí)）時(shí)+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”飽和飽和uF=0

30、.3VABCF （1-76）一、電壓傳輸特性一、電壓傳輸特性2 TTL與非門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù)測(cè)試電路測(cè)試電路&+5Vuiu0（1-77）u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值閾值UT=1.4V理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平（1-78）1. 輸出高電平輸出高電平UOH、輸出低電平、輸出低電平UOL UOH 2.4V UOL 0.4V 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值UOH=3.4V UOL 0.3V 。 2. 閾值電

31、壓閾值電壓UTuiUT時(shí)，認(rèn)為時(shí)，認(rèn)為ui是高電平。是高電平。UT=1.4V（1-79）二、輸入、輸出負(fù)載特性二、輸入、輸出負(fù)載特性&？1. 前后級(jí)之間電流的聯(lián)系前后級(jí)之間電流的聯(lián)系（1-80）R1T1+5V前級(jí)輸出為前級(jí)輸出為 高電平時(shí)高電平時(shí)前級(jí)前級(jí)后級(jí)后級(jí)反偏反偏前級(jí)流出前級(jí)流出電流電流IOH（拉電流）（拉電流）+5VR4R2R5T3T4 （1-81）前級(jí)輸出為前級(jí)輸出為 低電平時(shí)低電平時(shí)R1T1+5V前級(jí)前級(jí)后級(jí)后級(jí)流入前級(jí)的電流入前級(jí)的電流流IOL 約約 1.4mA (灌電流灌電流)+5VR2R13kT2R3T1T5b1c1 （1-82）1155RbeTTIOL結(jié)壓降的壓降m

32、A4 . 137 . 03 . 05 灌電流的計(jì)算灌電流的計(jì)算飽和飽和（1-83）名稱及符號(hào)名稱及符號(hào) 含義含義 輸入低電平電流輸入低電平電流 IiL 輸入為低電平時(shí)流入輸輸入為低電平時(shí)流入輸入端的電流入端的電流-1 .4mA。 輸入高電平電流輸入高電平電流 IiH 輸入為高電平時(shí)流入輸輸入為高電平時(shí)流入輸入端的電流入端的電流幾十幾十A。 IOL及其極限及其極限 IOL（max） 當(dāng)當(dāng) IOL IOL(max)時(shí)時(shí)，輸出輸出不再是低電平。不再是低電平。 IOH及其極限及其極限 IOH (max) 當(dāng)當(dāng) IOH IOH(max)時(shí)時(shí)， 輸出輸出不再是高電平。不再是高電平。 關(guān)于電流的技術(shù)參數(shù)關(guān)于

33、電流的技術(shù)參數(shù)（1-84）2. 扇出系數(shù)扇出系數(shù) 與門電路輸出驅(qū)動(dòng)同類門的個(gè)數(shù)與門電路輸出驅(qū)動(dòng)同類門的個(gè)數(shù)+5VR4R2R5T3T4T1前級(jí)前級(jí)T1T1IiH1IiH3IiH2IOH前級(jí)輸出為前級(jí)輸出為 高電平時(shí)高電平時(shí)例如：例如： （1-85）+5VR2R13kT2R3T1T5b1c1前級(jí)前級(jí)IOLIiL1IiL2IiL3前級(jí)輸出為前級(jí)輸出為 低電平時(shí)低電平時(shí) （1-86）輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：21iLiLOLIII輸出高電平時(shí)，前級(jí)流出的電流（拉電流）：輸出高電平時(shí)，前級(jí)流出的電流（拉電流）：21iHiHOHIII一般與非門的扇出系

34、數(shù)為一般與非門的扇出系數(shù)為10。 由于由于IOL、IOH的限制，每個(gè)門電路輸出端所的限制，每個(gè)門電路輸出端所帶門電路的個(gè)數(shù)，稱為扇出系數(shù)。帶門電路的個(gè)數(shù)，稱為扇出系數(shù)。（1-87）3. 輸入端通過電阻輸入端通過電阻R接地的情況接地的情況Rui輸入端輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC （1-88）R較小時(shí)較小時(shí)R較小時(shí)，較小時(shí)，uiUT 相當(dāng)輸入低電平相當(dāng)輸入低電平，所以，所以輸出為高電平。輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC )5(11beiURRRuRR33 . 4（1-89）R增大增大R

35、uiui UT時(shí)，輸入變高，輸出變時(shí)，輸入變高，輸出變低電平。低電平。RR33 . 4)V(4 . 1R臨界臨界=1.45K Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC （1-90）1. 懸空的輸入端相當(dāng)于接高電平。懸空的輸入端相當(dāng)于接高電平。2. 為了防止干擾，可將懸空的輸入為了防止干擾，可將懸空的輸入端接高電平。端接高電平。（1-91）4. 平均傳輸時(shí)間平均傳輸時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸時(shí)間平均傳輸時(shí)間)(2121pdpdpdttt（1-92）1 集電極開路的與非門（集電極開路的與非門（OC門）門）集電極懸空集電極懸空無無T3,T4+5VFR2R13kT2R3T1T5b1c1ABC T3T4 1.5.4 其它類型的其它類型的TTL門電路門電路（1-93）&符號(hào)符號(hào)?。?-94）應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT