計算機(jī)組成原理試卷A卷及答案

1、華僑大學(xué)2009 年一、選擇題（每題2 分，共 18 分）1、下列關(guān)于馮 ?諾依曼型計算機(jī)的描述，不正確 的是 _C_ 。A）計算機(jī)硬件系統(tǒng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備、輸出設(shè)備五大部件組成B）指令和數(shù)據(jù)在存儲器中都是二進(jìn)制碼存儲C）指令存儲器和數(shù)據(jù)存儲器獨立分設(shè)在不同的存儲器D）存儲程序并按地址順序執(zhí)行是CPU自動工作的關(guān)鍵2、若機(jī)器數(shù)為補(bǔ)碼，某寄存器中的內(nèi)容為BF( 十六進(jìn)制 ) ，則該寄存器存儲的數(shù)據(jù)真值是_B_( 用十進(jìn)制表示 ) 。A）65B） -65C）64D） -643、下列關(guān)于存儲器的描述，不正確 的是 _C_。A） SRAM和 DRAM都是易失性存儲器B） ROM存儲器

2、內(nèi)容是預(yù)置的，固定的，無法改寫C）多模塊交叉存儲器主要是解決主存空間不夠大的問題D） cache 存儲器是為了解決CPU和主存之間在速度上不匹配的問題4、下列關(guān)于RISC 的描述中， 不正確 的是 _C_。A）指令條數(shù)比CISC 少B）指令長度固定，指令格式種類少，尋址方式種類少C）在程序中出現(xiàn)頻率占80%的指令占指令總數(shù)的20%D）只有取數(shù) / 存數(shù)指令訪問存儲器5、設(shè)機(jī)器數(shù)字長為16 位，一個容量為32MB的存儲器， CPU按半字長尋址，其尋址范圍是_C_。A） 223B） 224C）225D） 2266、在程序的執(zhí)行過程中，cache 與主存的地址映射是由_D_。A）程序員調(diào)度的B）操作

3、系統(tǒng)管理的C）由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的D）硬件自動完成的7、下列關(guān)于指令的描述，不正確的是_A_。A）指令周期是指CPU執(zhí)行某條指令的時間B）一個指令周期常常包含若干個CPU周期C）一個 CPU周期包含若干時鐘周期D）一條機(jī)器指令對應(yīng)一個微程序，微程序是由若干條微指令序列組成8、在多總線結(jié)構(gòu)中，用于連接高速I/O 設(shè)備模塊的總線是_C_。A） CPU總線B）系統(tǒng)總線1華僑大學(xué)2009 年C） PCI 總線D） ISA 總線9、下列關(guān)于磁盤存儲器的描述，不正確的是_D_。A）數(shù)據(jù)的寫入和讀出是合用一個磁頭，稱為讀寫磁頭B）磁盤控制器是主機(jī)和磁盤驅(qū)動器之間的接口C）磁盤的道密度指沿磁盤半徑

4、方向單位長度上的磁道數(shù)D）磁盤記錄面外圈的扇區(qū)比內(nèi)圈的扇區(qū)要長，因此每個扇區(qū)記錄的信息也要多二、填空題（共30 分）1、摩爾定律指的是_芯片單位面積上晶體管的數(shù)目_每 18 個月翻一番。（ 2 分）2、SRAM存儲器的存儲元是_觸發(fā)器 _，DRAM存儲器的存儲元是_MOS晶體管和電容器 _。（ 2 分）3、指令的尋址方式有_順序 _尋址方式和 _跳躍 _尋址方式兩種。 （ 2 分）4、假設(shè)某機(jī)器有120 條指令，平均每條指令由5 條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit ，則控制存儲器的容量最少是_15392bit _。5、流水線技術(shù)利用的是_時間 _并行

5、性，超標(biāo)量技術(shù)利用的是_空間 _并行性。（ 2 分）6、總線的定時方式中，_異步定時 _適用于快速和慢速功能模塊都連接到同一總線的情況，_同步定時 _適用于總線長度較短、各功能模塊速度比較接近的情況。（2 分）7、總線仲裁方式有 _分布式仲裁 _和集中式仲裁。集中式仲裁又分為三種，分別是_鏈?zhǔn)讲樵兎绞?_，_計數(shù)器定時查詢方式_，和 _獨立請求方式 _。（ 4 分）8、 Infiniband是一個高性能的 _I/O _標(biāo)準(zhǔn)，是一種基于 _開關(guān) _的體系結(jié)構(gòu)。 (2 分 )9、PCI 采用的是 _同步 _時序協(xié)議和 _集中式 _仲裁策略， 其基本傳輸機(jī)制是_猝發(fā)式傳送 _。（3 分）10、采用串

6、行接口進(jìn)行字符傳送，假設(shè)波特率為3600 波特，字符傳送速率為400字符/ 秒，則每個字符包含 _9 _bit 。（ 2 分）11、讀寫操作時，磁盤是恒 _角速 _旋轉(zhuǎn)，光盤是恒 _線速 _旋轉(zhuǎn)。（ 2 分）12、某磁盤存儲器有 20 個可用盤面， 每個盤面有 200 個磁道，每個磁道均記錄18000B 信息，最小磁道直徑是240mm，最大磁道直徑是 340mm，是則該磁盤存儲器的道密度為_4 道 /mm_，柱面數(shù)為 _200_，磁盤總?cè)萘繛?_72000000B_。（3 分）13、某磁盤存儲器轉(zhuǎn)速為6000RPM，平均找道時間為 12ms，數(shù)據(jù)傳輸率為1KB/ms，則讀出磁盤上連續(xù)存放的 1

7、MB數(shù)據(jù)需要的平均時間是_1041ms_。（ 2 分）三、簡答題（每題3 分，共 12 分）2、什么是程序的局部性原理？（3 分）程序總是趨向于使用最近使用過的數(shù)據(jù)和指令，包括程序的時間局部性和程序的空間局部性。2華僑大學(xué)2009 年1）程序的時間局部性：指程序即將用到的信息可能就是目前正在使用的信息。2）程序的空間局部性：指程序即將用到的信息可能與目前正在使用的信息在空間上相鄰或者臨近。4、在多總線結(jié)構(gòu)中有三種總線（HOST總線、 PCI 總線和 LEGACY總線）和三種橋（北橋、南橋和 PCI/LEGACY橋），請說出這三種橋分別連接的是哪些總線？（3 分）北橋連接HOST總線和 PCI

8、總線，南橋連接PCI 總線和 PCI 總線，PCI/LEGACY橋連接 PCI 總線和 LEGACY總線。四、設(shè)有浮點數(shù)x=23×(+ 11/16) ， y 24×(-13/16)，階碼用4 位（含一位符號位）補(bǔ)碼表示，尾數(shù)用5 位（含一位符號位）補(bǔ)碼表示，求真值x/y= ？要求（ 1）寫出 x， y 的浮點數(shù)表示，（ 2）用補(bǔ)碼加減交替法完成尾數(shù)除法運(yùn)算。（ 7 分）（ 1） 11/16=0.1011 ，故 x 的浮點數(shù)表示為 001101011-13/16=1.1101，故 y 的浮點數(shù)表示為010010011（2）現(xiàn)依然用x 和 y 表示其尾數(shù)，則x=0.1011 ，

9、 y=-0.1101 ，用補(bǔ)碼加減交替法進(jìn)行x/y的尾數(shù)運(yùn)算如下：五、有一個2048K×16 位的存儲器，由若干片256K× 8 位的 DRAM芯片構(gòu)成。問： （ 8 分）（1）需要多少片DRAM芯片？（ 1 分）（2）該存儲器需要多少字節(jié)地址位？（2 分）（ 3）畫出該存儲器與 CPU連接的結(jié)構(gòu)圖，設(shè) CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號 MREQ#和 R/W#。（ 5 分）3華僑大學(xué)2009 年（ 1）需要 DRAM芯片數(shù) =2048K× 16 位 /(256K × 8 位 )=16（ 2）該存儲器容量為 2048K× 16 位

10、=4096KB，4096K=212，故需要 12 個字節(jié)地址位 (22)（ 3）存儲器與 CPU連接的結(jié)構(gòu)圖MREQ#3：8譯碼器A 18-20A 20-0A17-0R/W#CPU256Kx8256Kx8256Kx8.256Kx82片2片2片2片150D15D0D15D0D15D0D DD15D0六、某 cache 的行數(shù)為4，采用全相聯(lián)的地址映射，LRU替換算法；假設(shè)初始時cache 為空，現(xiàn)主存中的塊訪問序列為（3， 5， 7， 3，8， 20， 7， 11）。（8 分）（1）用示意圖畫出該訪問序列中各塊寫入和換出cache 的過程。（ 2）對該塊訪問序列而言， cache 命中率是多少？

11、（ 1）訪問塊寫入和換出 cache 的過程示意圖訪問塊序列35738207110333333311塊hca2777777c38888命替命替中換中換（2）命中次數(shù)為2，故命中率 =2/8=25%七、設(shè)某機(jī)的指令格式、有關(guān)寄存器和主存內(nèi)容如下，X 為尋址方式，D 為形式地址，請在下表中填入有效地址E 及操作數(shù)的值。 （7 分）4華僑大學(xué)2009 年指令格式OPXD=100PC=500R基 =1000內(nèi)存請?zhí)顚懕碇杏行У刂泛筒僮鲾?shù)：100200尋址方式X有效地址 E操作數(shù)200400立即尋址0直接尋址1600800間接尋址2相對尋址31100600變址尋址4答案如下：指

12、令格式OPXD=100PC=500R基 =1000內(nèi)存請?zhí)顚懕碇杏行У刂泛筒僮鲾?shù)：100200尋址方式X有效地址 E操作數(shù)200400立即尋址0不需要尋址100直接尋址1100200600800間接尋址2200400相對尋址36008001100600變址尋址41100600八、下圖所示為單總線CPU內(nèi)部框圖，其中R0R3 為通用寄存器，ALU 具有加、減運(yùn)算功能。完成下列問題： （ 10 分）1）說明圖中IR,PC,AR,DR,Y,Z寄存器的作用。5華僑大學(xué)2009 年2）畫出加法指令SUB R1,(R2) 的指令周期流程圖，其中“(Ri) ”表示寄存器間接尋址，指令左邊的操作數(shù)為目的操作數(shù)

13、。答案如下：1） IR 為指令寄存器， PC 為程序計數(shù)器， AR 為內(nèi)存地址暫存器， DR 為內(nèi)存數(shù)據(jù)暫存器， Y 用于暫存 ALU的一個操作數(shù)， Z 用于暫存 ALU的運(yùn)算結(jié)果。2） SUB R1,(R2) 的指令周期流程圖如下：2、當(dāng)機(jī)器字長一定時，_B_越長，浮點數(shù)表示的范圍越大，精度越低。A）階符B ）階碼C）尾符D）尾數(shù)3、下列關(guān)于cache 地址映射的描述，不正確 的是 _D_。A）全相聯(lián)映射方式中，主存的一個塊可能存放到cache 中任意一行B）直接映射方式中，主存的一個塊只能存放在cache 的一個特定行C）全相聯(lián)映射方式的cache 利用率高，直接映射方式的cache 利用

14、率低D）組相聯(lián)映射方式是全相聯(lián)映射和直接映射方式的折中方案，即主存中的一個塊放到cache6華僑大學(xué)2009 年的哪個組是靈活的，而放到該組的哪個行是固定的。4、 CPU響應(yīng)中斷的時間是_C_ 。A）中斷源提出請求B）取指周期結(jié)束C）執(zhí)行周期結(jié)束D）間址周期結(jié)束5、分支預(yù)測的目的是為了_D_。A）提高轉(zhuǎn)移指令的執(zhí)行速度B）提高每條指令的流水執(zhí)行速度C）提高程序的正確性D）提高指令預(yù)取的成功率6、在堆棧尋址中，設(shè) A 為累加器， SP為堆棧指示器， Msp 為 SP指示的棧頂單元。如果進(jìn)棧操作順序是：（ SP）- 1SP，（ A） Msp；那么出棧操作的順序應(yīng)是 _A_。A）（ Msp） A，（

15、 SP）+1SPB）（ SP）+1SP，（ Msp）AC）（ SP） - 1SP，（ Msp）AD）（ Msp） A，（ SP） - 1SP7、中斷處理過程中，_A_是由硬件完成。A）關(guān)中斷B）開中斷C）保存 CPU現(xiàn)場D）恢復(fù) CPU現(xiàn)場8、下列說法中正確的是_D_。A）多體交叉存儲器主要解決擴(kuò)充容量問題。B） Cache 地址空間是主存地址空間的一部分。C）主存都是由易失性的隨機(jī)讀寫存儲器構(gòu)成的。D） Cache 的功能全部由硬件實現(xiàn)。9、計算機(jī)操作的最小單位時間是_A_ 。A）時鐘周期B）指令周期C） CPU周期D）中斷周期。二、填空題（共22 分）1、若機(jī)器數(shù)為補(bǔ)碼，某寄存器中的內(nèi)容為

16、BF( 十六進(jìn)制 ) ，則該寄存器存儲的數(shù)據(jù)真值是_-65 _( 用十進(jìn)制表示 ) 。（ 2 分）7華僑大學(xué)2009 年2、多模塊交叉存儲器中，地址在模塊中的安排方式有_順序 _和 _交叉 _兩種。（ 2 分）3、已知 cache 存儲周期為 20ns，主存存儲周期為220ns， cache/ 主存系統(tǒng)平均訪問時間為60ns，則 cache 命中率是 _80%_。（ 2 分）4、假設(shè)某機(jī)器有 120 條指令，平均每條指令由5 條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit ，則控制存儲器的容量最少是 _15392bit _。（ 2分）5、流水線中存在的三種相關(guān)沖

17、突分別是_資源相關(guān) _，_數(shù)據(jù)相關(guān) _和 _控制相關(guān) _。（ 3 分）6、按總線仲裁電路的位置不同，總線總裁分為_集中式 _仲裁和 _分布式 _仲裁。（ 2 分）7、設(shè)字長 8 位（含 1 位符號位），則原碼定點小數(shù)能表示的絕對值最大負(fù)數(shù)是_- （ 1-2 -7 ）_。（ 2 分）8、在組合邏輯控制器中，微操作控制信號由_時序 _、 _狀態(tài)條件 _和 _指令 _ 決定。（ 3分）9、已知有四位數(shù) P1P2P3P4采用偶校驗，其校驗位C 的表達(dá)式為 _P1 異或 P2 異或 P3 異或P4_。（ 2 分）10、在不改變中斷響應(yīng)優(yōu)先級次序的條件下，通過 _中斷屏蔽 _可以改變中斷處理次序。 （ 2

18、分）三、浮點數(shù)標(biāo)準(zhǔn)IEEE754 的規(guī)格化數(shù)表示方式為(-1) s *1.m*2 e-127，其中 s 為符號位， m為尾數(shù)，e 為階碼， 32 位浮點數(shù)的s、e、m分別占 1，8，23bit ，請寫出下列十進(jìn)制數(shù)的IEEE754標(biāo)準(zhǔn)的 32 位浮點規(guī)格化數(shù)。 （10 分）(1) 25/64(2) -35/128-4答： 25/64=(0.00011001)2=(1.1001x2) 2-35/64=(-0.00100011)2=(-1.00011x2-3 ) 2故 25/64 的 IEEE754 標(biāo)準(zhǔn)的 32 位浮點規(guī)格化數(shù)為：-35/64的 IEEE754 標(biāo)準(zhǔn)的 32 位浮點規(guī)格化數(shù)為：四

19、、已知x=0.1011 ， y= 0.1101 ，求 x÷ y（用補(bǔ)碼加減交替法進(jìn)行運(yùn)算）。（7 分，8華僑大學(xué)2009 年五、設(shè) CPU共有 16 根地址線， 8 根數(shù)據(jù)線，并用MREQ作訪存控制信號（低電平有效），用WR作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片： 1K×4 位 RAM，4K×8位 RAM，2K×8 位 ROM，以及 74138 譯碼器和各種門電路。要求：（ 15 分）1）寫出主存地址空間分配，要求：8000H 87FFH為系統(tǒng)程序區(qū)；8800H 8BFFH為用戶程序區(qū)。2）合理選用上述存儲芯片，說明各選幾片？3）詳細(xì)

20、畫出存儲芯片的組成框圖以及CPU與存儲器連接圖。答：1）根據(jù)主存地址空間分配為A15 A02K×8位1000 0111 1111 11111K× 8位1000 1011 1111 11112）選出所用芯片類型及數(shù)量2K×8位 ROM 1片1K×4位 RAM 2片3） CPU與存儲芯片的連接圖如圖所示：9華僑大學(xué)2009 年六、某機(jī)主存容量為 4M×16 位，且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備97 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（12 分）1）畫出一地址指令格式并指出各字段的作用；2）該指令直接

21、尋址的最大范圍（十進(jìn)制表示）；3）一次間址的尋址范圍（十進(jìn)制表示）；4）相對尋址的位移量（十進(jìn)制表示）。答：1）一地址指令格式為OPMAOP 操作碼字段，共7 位，可反映120 種操作；M 尋址方式特征字段，共3 位，可反映5 種尋址方式；A 形式地址字段，共1673 = 6 位2）直接尋址的最大范圍為26=643）由于存儲字長為16 位，故一次間址的尋址范圍為216 = 655364）相對尋址的位移量為32 +31一、選擇題（共10 分每小題 1 分）1、假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗 的字符碼是_D_。A 11001011B 11010110 C 1100000

22、1D 1100100110華僑大學(xué)2009 年2、在機(jī)器數(shù) _B_中，零的表示是唯一的。A原碼B補(bǔ)碼C移碼D反碼3、某機(jī)字長32 位，存儲容量64MB，若按字編址，它的尋址范圍是_C_。A 8MB 16MBC16MD 8MB4、采用虛擬存儲器的主要目的是_B_。A提高主存儲器的存取速度；B擴(kuò)大主存儲器的存儲空間，并能進(jìn)行自動管理和調(diào)度；C提高外存儲器的存取速度；D擴(kuò)大外存儲器的存儲空間；5、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。A 每一條機(jī)器指令由一條微指令來執(zhí)行；B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行；C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D 一條微指令由

23、若干條機(jī)器指令組成；6、同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因為同步傳輸_C_。A不需要應(yīng)答信號；B總線長度較短；C用一個公共時鐘信號進(jìn)行同步；D各部件存取時間較為接近；7、計算機(jī)系統(tǒng)中的存儲器系統(tǒng)是指_D_。ARAM 存儲器B ROM 存儲器C 主存儲器D cache、主存儲器和外存儲器8、存儲單元是指_B_。A存放一個二進(jìn)制信息位的存儲元B 存放一個機(jī)器字的所有存儲元集合C存放一個字節(jié)的所有存儲元集合D 存放兩個字節(jié)的所有存儲元集合；9、雙端口存儲器所以能高速進(jìn)行讀/ 寫，是因為采用_B_。A 高速芯片B 兩套相互獨立的讀寫電路C 流水技術(shù)D 新型器件10、描述流水CPU基本概念正

24、確的句子是_D_。A. 流水 CPU是以空間并行性為原理構(gòu)造的處理器B. 流水 CPU一定是 RISC 機(jī)器C. 流水 CPU一定是多媒體CPUD. 流水 CPU是一種非常經(jīng)濟(jì)而實用的時間并行技術(shù)二、填空題（共25分每空1分）1、馮·諾依曼計算機(jī)在硬件上是由控制器、存儲器、運(yùn)算器、輸入設(shè)備、 輸出設(shè)備五大部分構(gòu)成。2、IEEE754 標(biāo)準(zhǔn)，一個浮點數(shù)由符號位S_、階碼 E、尾數(shù) M三個域組成。其中階碼11華僑大學(xué)2009 年E 的值等于指數(shù)的_真值 e_加上一個固定 _偏移位 _。3、根據(jù)地址格式不同，虛擬存儲器分為_頁式 _、_段式 _和 _段頁式 _三種 。4、CPU從主存取出一

25、條指令并執(zhí)行該指令的時間叫做_指令周期 _，它常用若干個_機(jī)器周期 _來表示，而后者又包含有若干個_時鐘周期 _。5、對存儲器的要求是_容量大，速度快_， _成本低。為了解決這方面的矛盾，計算機(jī)采用多級存儲體系結(jié)構(gòu)。6、指令系統(tǒng)是表征一臺計算機(jī)性能的重要因素，它的格式和_功能 _不僅直接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。7、 CPU 中至少有如下六類寄存器_指令 _寄存器， _程序 _計數(shù)器，地址_寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。三、簡答題（共20 分）1、什么是RISC？ RISC 指令系統(tǒng)的特點是什么？（ 4 分）答： RISC 是精簡指令系統(tǒng)計算機(jī)，它有以下特點：

26、（ 1） 選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。（ 2） 指令長度固定，指令格式種類少，尋址方式種類少。（ 3） 只有取數(shù) / 存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行。（ 4） 大部分指令在一個機(jī)器周期內(nèi)完成。（ 5） CPU中通用寄存器數(shù)量相當(dāng)多。（ 6） 以硬布線控制為主，不用或少用微指令碼控制。（ 7） 一般用高級語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。2、簡述控制器的基本功能？ （ 8 分）答：一臺電子計算機(jī)基本上可以劃分為兩大部分-控制器和執(zhí)行部件，控制器就是控制部件，運(yùn)算器、存儲器、外設(shè)對控制器來說就是執(zhí)行部件。控制器具有如下四個方面的

27、基本功能： 1）指令控制，程序的順序控制，稱為指令控制。2）操作控制，管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動作。3）時間控制，對各種操作實施時間上的定時，稱為時間控制。 4）數(shù)據(jù)控制，所謂數(shù)據(jù)加工，就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。3、 CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。（8 分）條件：（ 1）在 CPU中的中斷屏蔽觸發(fā)器IM 必須是開放的。(2 ）外設(shè)有中斷請求時，中斷請求觸發(fā)器IR 必須處于“ 1”狀態(tài)，保持中斷請求信號。（ 3）外設(shè)接口中中斷允許觸發(fā)器EI 必須為“ 1”，這樣才能把外設(shè)中斷請求送

28、至CPU。（ 4）當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個機(jī)器周期響應(yīng)中斷。12華僑大學(xué)2009 年四、 有兩個浮點數(shù)(+01)(+01)，設(shè)階碼2 位，階x=22(-0.111)2Y=22(+0.101) 2符 1 位，數(shù)符 1 位，尾數(shù)3 位，用補(bǔ)碼運(yùn)算規(guī)則計算x-y 的值。（ 10分）1) 設(shè) Sx 為 x 的尾數(shù)， Sy 為 y 的尾數(shù)，則Sx=(-0.111) 2Sx補(bǔ) =1.001Sy=(+0.101)2Sy 補(bǔ)=0.101（2 分）又設(shè) Ex 為 x 的階碼， Ey 為 y 的階碼，則Ex=(+01)2 ， Ex 補(bǔ)=001Ey=(+01)2，Ey 補(bǔ)=001（2 分

29、）2）對階： Ex-Ey=(01)2，階碼相等，故不需要對階。3）尾數(shù)相減Sy補(bǔ)=0.101-Sy補(bǔ) =1.011（ 2 分）Sx補(bǔ) =1.001+Sy補(bǔ) =1.011Sx-Sy 補(bǔ)=10.100（2 分）4)規(guī)格化與舍入尾數(shù)符號位10，需要右規(guī)，尾數(shù)右移1 位，最低有效位舍掉，階碼加1（右規(guī)）則，Sx-Sy補(bǔ) =1.010Ex補(bǔ)=Ey補(bǔ)=010（ 2 分）規(guī)格化結(jié)果：010， 1.01013華僑大學(xué)2009 年五、已知 cache 命中率 H=0.98 ，主存存取時間是 cache存取時間的 4 倍，已知主存存取周期為 200ns，求 cache/ 主存的效率和平均訪問時間。（ 8分）解： R=Tm/Tc=4；Tc=Tm/4=50ns（2 分）E=1/